「キャッシュメモリ」の版間の差分
削除された内容 追加された内容
m 119.111.33.129 (会話) による ID:26989355 の版を取り消し |
|||
10行目:
=== データ格納構造 ===
キャッシュメモリはデータをライン(ブロック)と呼ぶある程度まとまった単位で管理する(例えばIntel Pentium4の8kByte L1キャッシュはラインサイズ64Byte)が、データのアクセス要求があった時にそのデータがキャッシュに存在しているか、あるならどのラインかなどを瞬時(多くの場合1サイクルの[[スループット]])に検索する必要がある。そのためデータ格納アドレスの一部、具体的にはライン単位アドレスの下位数[[ビット]](エントリアドレス)によりある程度の格納位置を限定することで検索速度を高める。各ラインにはライン単位アドレスの上位ビット、即ちフレームアドレスを格納しておき、キャッシュ検索時には検索アドレスのフレームアドレス部と、キャッシュ内に格納されている検索エントリアドレス位置(エントリアドレス部をデコー
;ダイレクトマップ方式 (Direct Mapped)
16行目:
;セットアソシアティブ方式 (Set Associative)
:複数のタグにより構成(連想度2以上)されるデータ格納構造。同一エントリに異なるフレームアドレスのデータを複数格納することができる。連想度が上がるほどキャッシュヒット率は上昇するが
;フルアソシアティブ方式 (Fully Associative)
|