|
'''ASIC'''（Application（{{lang-en-short|application Specificspecific Integratedintegrated Circuit）circuit}}）は電子部品の種別の1つで、特定の用途向けに複数機能の回路を1つにまとめた[[集積回路]]の総称である。
[[デジタル回路]]が一般的であるが、アナログ回路を含んだりアナログ回路だけのASICもある。ASICは単機能ICと高性能演算用IC以外のほとんどすべての半導体製品を含んでいるため、多種多様なものが存在する。[[1990年代]]後半よりDRAM内蔵も可能となりFlashメモリ搭載のASICなど各社の得意分野が分かれるようになってきた。
通常「エーシック」([eisik])と発音されるが、日本でも書き文字では'''ASIC'''である。
== 目的 ==
== 分類 ==
* ;[[ゲートアレイ]] ({{lang-en-short|gate array}}):
** :基本となる論理回路（ゲート回路）を一面に敷き詰めた「下地」を予め製造しておき、個別品種向けの配線層のみ注文に応じて作りこんで製品とする。配線層の製造工程だけで済むため製造期間が短く、下地は大量に製造するためコスト的に有利。反面、標準ゲートの組み合わせで回路を構成するため集積度・性能は劣る。
* ;セルベース ({{lang-en-short|cell base}}):
** :設計済みの機能ブロックを配置し、それ以外の個別ロジック回路とこれらの間の配線層を作りこんで製品とする。集積度・性能ともゲートアレイより有利だが、下地から作る分製造期間・コストは不利。
* ;エンベッデドアレイ ({{lang-en-short|embedded array}}):
** :ゲートアレイの下地の一部の代わりに、設計済みの機能ブロックを埋め込み、残りのロジックはゲートアレイ部分を利用して配線するもの。ゲートアレイとセルベースの折衷型である。
* ;スタンダードセル ({{lang-en-short|standard cell}}):
** :上記3種を総称する場合、セルベースICを指す場合など集積回路ベンダによって使い方が異なる。
* ;ストラクチャードASIC（{{lang-en-short|structured ASIC}}）
** :開発期間を短縮するために、ゲートアレイの下地に加えSRAMやクロック用PLL、入出力インターフェースなどの汎用機能ブロックを予め組み込み、最小限の個別設計で対応できるようにしたもの。クロック分配回路などは製造者側で専用配線層を用いて配線するなど、ユーザの設計負担を減らす工夫が見られる。各ベンダで提供する機能はかなり異なる。
== ASICの設計方法 ==
デジタル[[回路設計]]では、論理回路図を描いて設計していたが、{{lang|en|[[Verilog|Verilog HDL]]}} 又は、[[VHDL]]と呼ばれる[[ハードウェア記述言語]]の登場によって、入出力条件を中心にソフトウェア・プログラミングのように文字的な記述を行なう事で、最終的に内部回路図まで設計することが主流となった。
これらの言語は、回路情報を論理の連なりとして扱い、LSI開発効率を向上するために開発された言語である。
旧来のASIC開発では、{{lang|en|AND,}}、{{lang|en|OR,}}、{{lang|en|NOT,}}、FF等の論理回路記号を回路図ベースで組み合わせて設計していた。(スケマティック/ゲートレベル)
しかし、現在の {{lang|en|Verilog HDL}} によるRTL記述では、組み合わせ回路の論理と順序回路のタイミング条件を記述するだけでよく、ゲートレベルに比べ抽象度の高い記述が可能になって設計の開発効率が向上した。RTL記述の回路はそのままでは実際のLSIの回路に適用できないため、ゲートレベルに変換する[[論理合成]]プログラム(例：[[シノプシス|Synopsys]]社製 {{lang|en|[[DesignCompiler]]}} 等)を使用する。詳細は[[EDA]]を参照。
== 用途 ==
== プロセス技術 ==
ASICは半導体種別として多様であるばかりでなく、半導体プロセス技術の世代においても幅の広い世代を使用している。例えば、台湾 {{lang|en|Taiwan Semiconductor Manufacturing Co. Ltd.}}は2008年末から40nmプロセスでの生産を開始しており、台湾 {{lang|en|United Microelectronics Corp.}}（UMC）は45nmプロセスでの試作製造に成功し、中国 {{lang|en|Semiconductor Manufacturing International Corp.}}（SMIC）は2009年から45nmプロセスでの生産を準備中といった具合で、ASICを手がける世界的なファンウンドリーの多くが、米Intelインテル社や米AMD社、米{{lang|en|NVIDIA}}社などが使用する最新のプロセス技術からは1世代ほど遅れながらもしっかり追随しているが、その一方では例えば、台湾UMCでも、2008年第3四半期での全売上高に占めるプロセス世代での割合は、65nm世代では7%しかなく、90nm世代で31%、130nm世代で20%、150nmで21%、250-350nm世代で16%、500nm以上の世代でも5%もあった。これは、よく言われるように最新のプロセス技術はマスク代だけでも高価であり、例えば65nmでは1セットで100万米ドル弱であるのに、130nmではマスク代に設計・試験・検証のコストを加えファウンドリーへ支払う開発コストまで含めても40万米ドルで済むため、最先端のプロセス技術による高性能化が求められず、従来製品の細かな修正で済むASIC製品には古くは7世代も前のプロセスを使用しているのが現状である<ref group="出典">木村雅秀著 『ASICの微細化に急ブレーキ 45nm世代で壁に直面』 「日経エレクトロニクス 2009年3月9日号」 p.94-98</ref>。
== 出典 ==
| 