「ASIC」の版間の差分
削除された内容 追加された内容
m編集の要約なし |
Inside Microsoft (会話 | 投稿記録) |
||
45行目:
旧来のASIC開発では、{{lang|en|AND}}、{{lang|en|OR}}、{{lang|en|NOT}}、FF等の論理回路記号を回路図ベースで組み合わせて設計していた。(スケマティック/ゲートレベル)
しかし、現在の {{lang|en|Verilog HDL}} によるRTL記述では、組み合わせ回路の論理と順序回路のタイミング条件を記述するだけでよく、ゲートレベルに比べ抽象度の高い記述が可能になって設計の開発効率が向上した。RTL記述の回路はそのままでは実際のLSIの回路に適用できないため、ゲートレベルに変換する[[論理合成]]プログラム(例：[[シノプシス]]社製 {{lang|en|[[DesignCompiler]]}} 等)を使用する。詳細は[[EDA]]を参照。
FPGAとASICは同一の論理記述言語を使う。そのため、プロトタイピングや試験量産段階ではFPGAを使い、可能な限りNREコストを抑え、ASICが得意とする大量生産に適した時点でFPGAからASICへの切り替えを行う手法が提案されている。この為、ピンアサインがFPGAとASICで共通化された下地や、組み込みブロックの共有化等も進められている。しかし、依然として顧客の手に届いた後で設計変更を行うリワークには対応できないのでFPGAをASICに完全に置き換える事はできない（これは特に、デジタル放送用大型テレビに顕著である）。今日、製品サイクルの短縮から生産予測は困難さを増している為、このハイブリッドソリューションはASICに対する転機として現在、市場を広げている。
== 用途 ==
| |||