「集積回路」の版間の差分

編集の要約なし
(→‎WSI: 民生用だろうが軍事用だろうが、「つなぎ合わせる」ことが問題なんでしょうが)
=== 微細化 ===
半導体露光装置メーカーは1社か2社の最先端半導体メーカーと共同で次の世代や次々世代の半導体露光装置を開発し、まずその半導体メーカーに向けて製造する。その開発によって生み出された装置を、2 - 3年程度後に最先端に続く半導体メーカーが量産の為に購入する頃には最先端半導体メーカーはその先の世代の試験運用をはじめる。この循環があるために演算プロセッサのプロセスルールは、350nm、250nm、180nm、130nm、90nm、65nm、45nm、32nm、22nm、14nm、10nmといった飛びとびの値になるのが普通である。最先端のプロセス・ルールは[[2016年]]時点で14nmに達していて、10nm、7nmと微細化が進んで行くと予想されている。一方[[DRAM]]や[[フラッシュメモリ]]のような記憶用半導体では小刻みにプロセスルールを縮小している。DRAMにおける一般的なプロセス・ルールは[[2007年]]には65nm、[[2008年]]には57nmと縮小を行い、[[2013年]]には32nmを想定している。これは、製品の急激な低価格化によって各メーカーが新規投資を控え、既存設備の改善によって生産性を向上させることが狙いである<ref>[[日本経済新聞社|日経エレクトロニクス]] 2007年11月5日号「激安DRAMを活かす」 p.63</ref>。ただし最先端の微細化が要求される携帯端末向けなどには、2010年時点で25nmの製品も投入されている。
::2015年、2016年第5世代と16第6世代のIntel Coreを14nmで製造している。2016年中に10nmを実用化、2017年には7nmへ<ref>[インテルCPUロードマップ 2016年中に10nmプロセスを量産、7nmは2019年]ASCIIデジタル2016年04月18日 </ref>。
::2015年7月、IBMは7nmプロセスの試作品を発表<ref>[http://eetimes.jp/ee/articles/1507/13/news061.html ついに“ひと桁”、7nmプロセス開発へ加速]EE Times Japan Weekly 2016年03月28日</ref>。
::2016年3月、インテルはXeon E5-2600 v4 CPU、14nm、22コア/44スレッドを発売<ref>[http://ascii.jp/elem/000/001/144/1144119/ “Broadwell-EP”こと「Xeon E5-2600 v4」が販売開始]ASCII 2016年04月01日</ref>。