「しきい値」の版間の差分

m
(文になっていない箇所を削除。)
 
== 電子回路 ==
[[電子回路]]の分野においては、主に[[デジタル回路]]で「高電位」と「低電位」を区別する境となる[[電位]]をさす。「しきい値」の他、英語の発音に近い「'''スレッショルド'''」、「'''スレシホールド'''」などと呼ぶことも多い。多くの大学の[[工学部]]のカリキュラムに組まれている。
 
デジタル回路では、[[信号 (電気工学)|信号]]線の電位がしきい値の付近にある場合、電位のごくわずかな揺らぎによって論理「H」として解釈されたり論理「L」として解釈されたりするため、正しい処理ができなくなる。さらに、[[CMOS]]による回路ではしきい値付近の電位を入力信号線に与えると内部に大電流が流れて素子破壊の危険がある。このため、しきい値に大きな幅を持たせて、「○○V○○ V以下ならLとする」「○○V○○ V以上ならHとする」というように上下限が規定されていることが多い。
 
同じデジタル回路でも、[[素子 (工学)|素子]]の構造によってしきい値範囲は大きく異なる。このため、動作電圧が同じであってもしきい値が異なる場合には回路を直接接続することはできない。例えば、[[Transistor-transistor logic|TTL]]のしきい値は0.8V8 V - 2.0V0 Vであるが、これをしきい値が1.0V0 V - 3.5V5 VであるCMOSと接続することはできない。ただし、CMOS[[標準ロジックIC]]の場合、回路を工夫してTTLとしきい値をほぼ同一にした製品群があるため、この問題は解決されている。
 
このように、入力電位がしきい値範囲内になることを避けなければならないが、[[電気回路]]である限り電位の過渡状態は必ず存在し、その時間をゼロにすることはできない。特に[[電気通信|通信]]線などの[[配線]]長が長い回路の場合には、配線部分の[[静電容量]]と[[抵抗]]により電位変化がゆっくりになり、しきい値範囲に入ってしまう時間が長くなることがある。
 
このような場合には、回路素子を工夫することにより、「低電位から高電位に変化する際のしきい値」と「高電位から低電位に変化する際のしきい値」を異なるものとする。例えば低電位が0V0 V、高電位が5V5 Vだとして、低電位から高電位に変化する際のしきい値を4V4 V、高電位から低電位に変化する際のしきい値を1V1 Vとなるようにつくられた回路で説明をしよう。入力信号が0V0 Vから5V5 Vまでゆっくりと上昇した場合、4V4 Vを超えるまでは「低電位である」と判断されるため、1V1 V付近で電位が揺らいでも問題が無い。ひとたび4V4 Vを超えると、今度は「高電位である」と判断されるので1V1 Vのしきい値を下回らない限り高電位であるという判断は変わらない。つまり、4V4 V付近で電位が揺らいでも問題が無い。入力信号が5V5 Vから0V0 Vに変化する場合も同様で、この回路は入力信号の揺らぎに対して安定して動作することになる。
 
このように工夫した入力回路は、「[[シュミットトリガ]]」や「入力ヒステリシス回路」などと呼ばれる。