「集積回路」の版間の差分

m
脚注先 pdf への直接リンクを間接リンクに(1箇所のみ)
m (脚注先 pdf への直接リンクを間接リンクに(1箇所のみ))
=== 集積回路の誕生 ===
実際に集積回路を考案したのは[[レーダー]]科学者{{仮リンク|ジェフリー・ダマー|en|Geoffrey Dummer}}(1909年生まれ)であった。彼は[[英国]]国防省の王立[[レーダー]]施設で働き、1952年5月7日ワシントンD.C.でそのアイデアを公表した。しかし、ダマーは1956年、そのような回路を作ることに失敗した。各社は集積回路の実現を目指して、RCAのマイクロモジュール、[[ウェスティングハウス・エレクトリック]]のモレキュラーエレクトロニクス、TIのソリッドステートサーキットなどが開発された<ref name="exhibi719"/>。初期の集積回路の概念は、モノリシックICというより後のハイブリッドICに近いもので、この概念にしたがって、基板に[[真空蒸着]]で[[抵抗素子]]や[[コンデンサ]]を形成して[[トランジスタ]]と組み合わせる[[薄膜集積回路]]や、現在の[[プリンテッドエレクトロニクス]]に相当する印刷技術により抵抗や配線、コンデンサなどを1枚のセラミック基板上に集積した厚膜集積回路が開発されていった<ref name="exhibi719"/>。
また、1958年には[[ウェスティングハウス]]から「Molectronics」という名称の集積回路の概念が発表され<ref>{{citation|url=城阪俊吉、[https://wwwdoi.jstageorg/10.jst.go.jp/article5104/jiep1985/.4/1/4_1_2/_pdf.2 |format=PDF私とハイブリッドマイクロエレクトロニクスの出会い |title=-戦後40年のやきもの] HYBRIDS., 1988年 4巻 1号 p.2-20, {{doi|10.5104/jiep1985.4.2}}</ref>、1960年2月にSemiconductor Product誌に掲載された記事に触発されて[[電気試験所]]でも同年12月に見方次第ではマルチチップ構造のハイブリッドICともいえるゲルマニウムのペレット3個を約1cm角の樹脂容器に平行に配列した集積回路の試作に成功した<ref>{{citation|url=http://www.shmj.or.jp/shimura/ssis_shimura2_06.htm |title=米誌に触発された電試グループ }}</ref><ref>{{citation|url=http://www.shmj.or.jp/shimura/shimura_J_L/shimura2_06_3L.jpg |title=固体回路の一試作 昭和36(1961)年4月8日 電気四学会連合大会}}</ref>。1961年2月にはウェスティングハウスと技術提携した三菱電機から11種類のモレクトロンが発表された<ref name="exhibi719">{{citation|url=http://www.shmj.or.jp/museum2010/exhibi719.htm |title=1960年代初 国産ICのスタート }}</ref>。日本で最初のモノリシック集積回路は東京大学と日本電気の共同開発とされる<ref>{{citation|url=http://www.shmj.or.jp:80/shimura/ssis_shimura2_07.htm |title= 東大グループは「固態型論理回路」}} 半導体産業人協会 日本半導体歴史館 志村資料室 第Ⅱ部</ref>
 
著名な集積回路の特許は、米国の別々の2つの企業の、2人の研究者による異なった発明にそれぞれ発行された。[[テキサス・インスツルメンツ]]の[[ジャック・キルビー]]の特許「Miniaturized electronic circuits」は1959年2月に出願され、1964年6月に特許となった({{US patent|3138743}})。[[フェアチャイルドセミコンダクター]]の[[ロバート・ノイス]]の特許「Semiconductor device-and-lead structure」は1959年7月に出願され、1961年4月に特許となった({{US patent|2981877}})。しかし、「[[キルビー特許]]紛争」などと呼ばれるように(ちなみに「キルビー特許」に対し、ノイスの特許は「プレーナー特許」と呼ばれることがある)多くの議論を発生させることとなった。
 
== 製造工程 ==
半導体製造は、ウェハー上に回路を形成する前工程と、そこで作られたウェハーをダイに切断し、パッケージに搭載した後に最終検査を行う後工程に大きく二分される。尚、これらの工程は一般に複数の工程専門企業がそれぞれの工場で順次行っていくものである。1社ですべての工程を行うケースはほぼなく、あったとしても非常に稀である。
 
一般的には、設計・ウェハー製造・表面処理・回路形成・ダイシング・基材製造・ボンディングの各工程に専業企業が存在し、デザイン・ウェハー切り出し・アンダーフィリング・検査が前記から分かれて専業化している場合、加えて各工程で使用される材料・加工にも専業メーカーが存在する。一つの集積回路パッケージが出来上がるまでに関わるメーカーの数は少なくとも5、多いときには30社とも言われる。
尚、これらの工程は一般に複数の工程専門企業がそれぞれの工場で順次行っていくものである。1社ですべての工程を行うケースはほぼなく、あったとしても非常に稀である。
 
一般的には、設計・ウェハー製造・表面処理・回路形成・ダイシング・基材製造・ボンディングの各工程に専業企業が存在し、デザイン・ウェハー切り出し・アンダーフィリング・検査が前記から分かれて専業化している場合、加えて各工程で使用される材料・加工にも専業メーカーが存在する。
 
一つの集積回路パッケージが出来上がるまでに関わるメーカーの数は少なくとも5、多いときには30社とも言われる。
 
=== ウェハー製造 ===
[[2020年]]頃には、5nmに到達し、[[CMOS]]を使った微細化の限界が訪れるとの推測されており、新しい素材・構造の研究や微細化に頼らない手段による集積度の向上も模索されている<ref>[http://download.intel.com/technology/silicon/nano-open-house-george-bourianoff.pdf New nano logic devices for the 2020 time frames]</ref>。
 
また携帯電話の小型カメラ撮像素子ではフットプリントの都合上、非常に微細化したイメージセンサーを使う。しかし、このセンサーの画素密度は可視光波長では従来のカラーフィルタ方式がまったく役に立たなくなる。この為、メタル層で光を回折させて分光を行ったり、窒化物半導体素子を使って分光する事により、プロセスルールよりも遥かに長い可視光をフォトダイオードに導く。APS-Cサイズで2000万画素を超えるものも同様である。<ref>[http://news.panasonic.com/press/news/official.data/data.dir/2013/02/jn130204-4/jn130204-4.html マイクロ分光素子を用いたイメージセンサの高感度化技術を開発] Panasonic Newsroom プレスリリース 2013年2月4日</ref>
 
== 歩留まり ==
* [[SoC]]
** [[ICカード]]
 
== セキュリティチップ ==
{{節スタブ}}