「オープンコレクタ」の版間の差分
削除された内容 追加された内容
編集の要約なし |
編集の要約なし |
||
30行目:
また、複数のオープンコレクタ出力を1つの線に接続することもできる。全ての出力がハイインピーダンスになると、プルアップ抵抗によって電圧の高い状態になる。出力の1つ以上が接地状態になると、その線にかかる電圧は低くなる。
複数のオープンコレクタを1つにまとめると、その線は「ワイヤードAND」または「ワイヤードOR」ゲートとして機能する。すなわち、[[正論理]]ではワイヤードAND（[[論理積]]）となり、[[負論理]]ではワイヤードOR（[[論理和]]）となる。これにより、入力端子数の極端に多いAND回路
オープンコレクタの問題点の一つは電力消費量であり、トーテムポール出力およびCMOS出力の回路に比べて一般に電流が多く流れる傾向がある。オフ状態であっても微小なリーク電流が流れる（その量は温度によって変化する）。また、"L"→"H"への状態遷移時には伝送線路の浮遊容量と入力回路の寄生容量、およびワイヤードOR接続されている場合は他のICの出力回路の寄生容量をプルアップ抵抗で充電しつつ電圧が立ち上がるため、遷移完了までの正確な時間は設計段階では確定出来ない。加えて、電圧立ち上がり途中は伝送線路のインピーダンスはプルアップ抵抗そのものとなり、外来ノイズの影響を受けやすい（"H"→"L"への立ち下がり時には、ON状態のトランジスタにより上記容量はほぼ瞬時に放電が行われ、外来ノイズも非常に低いインピーダンスでアースされるため、遷移時間のぶれは相対的に小さく済む）。
43行目:
== CMOSにおけるオープンドレイン ==
[[CMOS]]においては、TTL同様にプルアップして利用することを前提として、出力部分にNチャネルMOS-EFTのみを用いるNチャネルオープン・ドレインがほとんどである。しかし、CMOSはTTLと違ってスイッチング素子と正電圧と接地の配置が対称に近い構成を取るため、正電圧と接地を通常のオープンドレインとほぼ逆に配置することにより、プルダウンして利用する、出力部分にPチャネルMOS-EFTのみを用いるPチャネルオープン・ドレインも構成できる。チャネルオープンドレインはTTLと同様に、Lの信号のみ電流が出力されるのに対して、Pチャネルオープンドレインでは"H"は電源の正電圧で"L"はハイインピーダンスとなる。またNチャネルオープンドレインはワイヤードORがTTLと同じ負論理のORであるが、Pチャネルオープンドレインでは正論理のORになる。このほか、LEDを接続する場合の極性の向きと発光する条件も、信号の立ち上がりと立ち下がりの速度ならびにノイズ耐性の違いも互いに逆である。しかしながら、電圧レベルの変換をする際にPチェネルオープンドレインが最適となるような論理回路(例えば[[PMOS]]や[[ECL]])は現在ではほとんど出回っていないこともあり、標準ロジックに
CMOSから見ると、ごく初期のダイオードを用いたAND(OR)回路([[DRTL]])は、CMOS出力等をダイオードを用いてNチャネル(Pチェネル)オープンドレインの出力レベルに変換したあと、ワイアードAND(OR)を用いているように見える。
| |||