「オープンコレクタ」の版間の差分
削除された内容 追加された内容
編集の要約なし |
編集の要約なし |
||
39行目:
というロジック回路に使われる。
もう一つのよくある用途は、プルアップは行わずに、電球や[[発光ダイオード]]のカソードに繋いで(一方で反対側の端子は+5Vなどの電源電圧につなぐ)、例えば[[7セグメントディスプレイ]]として人が直接目で見る形で出力する使い方である。この場合Lレベルにおいて発光する。プルアップした上でLEDのアノードにつない
== CMOSにおけるオープンドレイン ==
[[CMOS]]においては、TTL同様にプルアップして利用することを前提として、出力部分にNチャネルMOS-EFTのみを用いるNチャネルオープン・ドレインがほとんどである。しかし、CMOSはTTLと違ってスイッチング素子と正電圧と接地の配置が対称に近い構成を取るため、正電圧と接地を通常のオープンドレインとほぼ逆に配置することにより、プルダウンして利用する、出力部分にPチャネルMOS-EFTのみを用いるPチャネルオープン・ドレインも構成できる<ref>一方でTTL(とDTL)では、入力部分の構造上、H出力の時に必要な電流よりもL出力の時に必要な電流の方が圧倒的に多い
CMOSから見ると、ごく初期のダイオードを用いたAND(OR)回路([[DRTL]])は、CMOS出力等をダイオードを用いてNチャネル(Pチェネル)オープンドレインの出力レベルに変換したあと、ワイアードAND(OR)を用いているように見える。
現在のLSIにおいて、オープンコレクタが必要になりそうなほど巨大なAND回路が必要な場合、[[疑似NMOS]]や[[HMOS]]によるNOR回路が主に用いられる。CMOSではEFTを直列接続する場所がボトルネックになるため、遅延が(入力数)×(EFTの動作遅延)になるのに対して、NMOSのNOR回路はFETがもっぱら並列接続されるため、配線の長さの増加が遅延に反映されるだけなので遅延の増加が穏やかなためである。
|