Wikipedia

ハイパースレッディング・テクノロジー

（HTテクノロジーから転送）

ハイパースレッディング・テクノロジー (英: Hyper-Threading Technology、HTT) とは、インテルのハードウェアマルチスレッディング実装に対する同社の商標である。当初は、NetBurstマイクロアーキテクチャにおける同時マルチスレッディング (Simultaneous Multi-Threading; SMT) の実装に対して用いられていたが、その後、コードネームMontecitoの名で知られるプロセッサナンバー 90xxのItaniumにおけるSwitch-on-Event Multi-threading (SoEMT) （ブロック型マルチスレッディングの一種）にも用いられ、LPIA (Low Power on Intel Architecture) 製品の1つであるインオーダープロセッサのIntel AtomのSMT実装もハイパースレッディング・テクノロジーと称している。 これらの製品に共通しているのは、オペレーティングシステム (OS) が、ハイパースレッディングが有効なコアを、1つのコアではなく複数のコアと認識できる点である。

詳細 編集

ハイパースレッディング・テクノロジーとは、従来CPUのコア一つに一つしか搭載していなかったある一部の命令制御装置やバッファを複数搭載してコードの処理能力を向上するものである[1]。これにより、ハイパースレッディング・テクノロジーを搭載・有効化したCPUでは、ホストOSからはあたかも実際に搭載しているコア数より多くのコア（疑似コア）を搭載しているように見え、スレッドやプロセスの割り当てを個々の疑似コアに対してスケジューリングできるようになる。この見かけのプロセッサコア数を論理コア数または論理プロセッサ数 (number of logical processors) と呼び、実際にCPUに実装されているコアの数を物理コア数または物理プロセッサ数 (number of physical processors) と呼ぶことがある。

現在のコンピュータに使われるCPUはスループット向上のために命令のパイプライン処理を行なっており、多くは一つのコアにコードを読み込み（ロード）、解釈（デコード）し、処理をスケジュールする装置を一つと、それを処理するパイプラインと呼ばれる演算装置を複数持っている。しかしスケジュールの能力に限りがあるため、例えば整数を処理するパイプラインが働いていても、浮動小数点数演算やMMX/SSEなどのマルチメディア向けSIMD演算[2]を実行するパイプラインが空いていることがある。

そこで一つのコアに搭載しているデコードやスケジュールをする装置を複数に増やし、一つのコアを論理的に複数のコアとして動作させることで、空いているパイプラインを埋めて効率を向上させることが考えられた。

ただしコードやデータの間にはお互いに依存関係があり並行処理できない場合がある。また複数の論理的なコアは一つのL2キャッシュを共有しておりデータやキャッシュ不整合が発生した場合はロックがかかり効率が低下する。

コアはキャッシュに対し速度が遅いメインメモリーの入出力が必要になるとパイプラインが空いていても処理できない。最近のCPUは処理するコードやデータの量がL2キャッシュの容量を超えるほど肥大化しメインメモリーの入出力が必要な場合が増えているため、メモリーコントローラーをチップセットではなくCPU自体に内蔵させてメインメモリーの入出力速度を向上させている。

ハイパースレッディングが特に有効なのは、整数処理と浮動小数点処理やマルチメディア処理というように異なるパイプラインを多用するソフトウェアや、多数のスレッドがあるがメモリアクセスの遅延が律速になるようなプログラムである。殆どのソフトウェアでは論理部分の大半は整数処理であり、浮動小数点処理と多重化できる可能性が高い。

キャッシュミスによりCPUがメインメモリにアクセスすると、データがレジスタに乗るまでに数百クロックの間待たなければならない(ストール)。ハイパースレッディングは一方のスレッドがストールしている間に別のスレッドを走らせることでCPUコアの利用効率を上げ、またこれによりメモリアクセスレイテンシを隠蔽する。

従ってハイパースレッディングで効率が良いのは、比較的小さなサイズの整数処理のコードと、データサイズが小さい、もしくはデータサイズが大きくても配列が規則的な浮動小数点処理やマルチメディア処理の繰り返しが並行して行われている場合である。

一方苦手とするのは、例えばWindowsやLinuxのように雑多なDLLやライブラリ類が頻繁かつ非同期的にコールされ、またコードやデータが頻繁に更新される、いわゆるローカリティが低い場合である。この場合、複数のスレッドでCPUのデータ幅やL2キャッシュが細分化され（スラッシング）、ハイパースレッディングによって逆に効率が低下することもある。

そのため、ハイパースレッディングによって多くのユーザーが不満を持つソフトウェアの立ち上がり時間が短縮されないのはこのせいである。一方、音声や動画の変換や編集ではハイパースレッディングの効果が高くなる。通常入力データサイズが規則的なデータ圧縮のほうが入力データが不規則なデータ解凍より早くなる傾向がある。

ハイパースレッディングの利点として、もともと複数の物理的コアを利用できる対称型マルチプロセッシング対応のOSでは、特にソフトウェアを改変することなくハイパースレッディングによる複数の論理的コアを利用できることである。

すなわちハイパースレッディングはアプリケーションソフトウェアを改変せず利用できる透過性があることが特徴である。もちろんハイパースレッディングを意識した処理として実装しているかどうかによって効率は変化する[3]。

なお、処理中のコードやデータを自ら書き換えていくような特殊なソフトウェアや、複数のスレッドが強い依存関係を持つ場合は効率が低下したりエラーとなることがある。また論理的コア同士の間でデータの秘匿に問題があるなど、ごく限られたケースながら問題が生じることがある。このため、多くのPCではBIOSなどでハイパースレッディングをオフとすることができるようになっている。

PC向けのインテル製CPUでは、2013年現在ハイパースレッディング搭載製品はすべて物理コア1つ当たり論理コア2つ (2-way) である。一方、HPC用途やメインフレーム用途などの高価なCPUでは、より多数のSMTをサポートしている。例えばIBMのPOWER8や、オラクルのSparc T3は物理コア1つ当たり論理コア8つ (8-way) である。インテルのXeon PhiはCPU用途ではなく、GPUを利用した汎用計算 (GPGPU) のような使い方を想定しているコプロセッサだが、これは物理コア1つが論理コア4つ (4-way) になっている。

性能 編集

ハイパースレッディングの利点を以下に挙げる。

  • マルチスレッドコードのサポートを改善する。
  • 複数のスレッドが同時に動作することを可能にする。
  • メモリー入出力のレイテンシーを隠蔽しスループットを改善する。

インテルによると、NetBurstマイクロアーキテクチャにおける最初の実装は「通常の」プロセッサへ5%の領域のみを追加するだけで、15 - 30%の性能向上をもたらしたとしている。

しかし、ハイパースレッディングは、論理的なコアが物理的なコアの1次キャッシュメモリーや2次キャッシュメモリーを共有する構造になっているため、共有しているキャッシュメモリーの離れた領域を複数の論理的なコアが読み書きするようなソフトウェアでは、キャッシュの入れ替え（偽共有（英語版））が多発し性能が低下することが指摘されている[4]。インテルは「ほとんどのベンチマークにおいて、ハイパースレッディング技術は良い結果を出している」と述べている。

現在 編集

ハイパースレッディングはNetBurstマイクロアーキテクチャで最初に実装されたが、それに続くCoreマイクロアーキテクチャでは採用されなかった。これは、Coreマイクロアーキテクチャが疑似マルチコアではなく真のマルチコアを想定した設計[5]であったことにも起因する。Coreマイクロアーキテクチャのプロセッサであってもハイパースレッディング・テクノロジーを示すフラグ (CPUID: EAX=1, EDX[28])[6] は有り、1（有効）を示しているが、仮想プロセッサ個数 (CPUID: EAX=1, EBX[23:16]) は1であることを示し、ハイパースレッディング・テクノロジーが機能していないことを意味する。なお、Nehalemマイクロアーキテクチャを採用し、2008年後半に発売されたIntel Core i7ではSMTを採用し、ハイパースレッディング・テクノロジーの商標が復活した。2011年発表のSandy Bridgeマイクロアーキテクチャ以降の製品でも、ハイパースレッディング・テクノロジーは採用されている。なお、2010年 (Westmere) 以降の製品[7]では、EBX[23:16]の値は論理プロセッサの数ではなく、アドレッシング可能なAPIC IDの最大数[8]に変わっているため、これらのフラグや値からハイパースレッディングの有効／無効状態を判定することはできない。

IA-64のMontecitoや、超低消費電力CPUのIntel Atomでもマルチスレッド技術が採用されたが、前者はブロック型マルチスレッディングであり、後者はインオーダープロセッサにおけるSMT実装なので、従来のNetBurstマイクロアーキテクチャのものとは技術的な関連はない。

セキュリティ 編集

2005年、Colin Percivalは、制限された特権を伴う悪意あるスレッド操作により、別のスレッドの実行の監視を許可してしまうため、暗号鍵が盗まれる可能性があることを明らかにした、「Cache Missing for Fun and Profit (PDF) 」という論文を発表した。 これは、攻撃者が対象となるコンピューター上で、アプリケーションを自由に実行できる環境が整わないと影響を受けないため、悪用する事は非常に困難である。現在のところ被害などは報告されていない。

2019年、Intel Core i7以降のCPUに対する複数の脆弱性Microarchitectural Data Sampling（英語版）が公表された。これについて、ハイパースレッディングの無効化が対策の1つとして検討されることがある[9]。特に、ChromeOSではこれによりデフォルトでハイパースレッディングを無効にすることとしている[10]。

脚注 編集

[脚注の使い方]
  1. ^ “Core iシリーズにも使われる「SMT」の利点と欠点”. ASCII.jp. 2022年8月11日閲覧。
  2. ^ x86アーキテクチャでは浮動小数演算に従来のx87命令を使うことが多かったが、x64アーキテクチャではスカラーの浮動小数演算もx87命令を使わずSSE/SSE2命令を利用して実行される。
  3. ^ インテル® ハイパースレッディング・テクノロジーのパフォーマンスに関する考察 | iSUS
  4. ^ インテルのハイパースレッディング技術でサーバ性能の低下が発生か - CNET Japan
  5. ^ Intel Coreマイクロアーキテクチャの目指す世界 - ＠IT
  6. ^ インテル® プロセッサの識別とCPUID命令, p.26
  7. ^ c++ - Logical CPU count return 16 instead of 4 - Stack Overflow
  8. ^ Intel® 64 and IA-32 Architectures Software Developer's Manual, p.325
  9. ^ Martin Giles (2019年5月16日). “インテル製CPUに新たな脆弱性、2011年以降の「ほぼすべて」に影響”. ASCII.jp. 2020年7月17日閲覧。
  10. ^ “Microarchitectural Data Sampling on Chrome OS” (英語). The Chromium Projects. 2020年7月17日閲覧。

関連項目 編集

情報源 編集

外部リンク 編集

「https://ja.wikipedia.org/w/index.php?title=ハイパースレッディング・テクノロジー&oldid=97556805」から取得