RTL8201イーサネットPHYチップ

PHYとは、OSI階層モデルにおける最下層の物理層(physical layer)の略であり、物理層の機能を実装するために必要な回路(デバイス)のことを指す。

PHYは、データリンク層デバイス(媒体アクセス制御(medium access control)を略して通常MACと呼ばれる)を、光ファイバー銅線英語版などの物理媒体に接続する。PHYデバイスは通常、物理符号化副層英語版(PCS)と物理媒体依存副層(PMD)の両方の機能を含む[1]

応用編集

  • 無線LANWi-Fi : PHYは、トランシーバとデジタルベースバンド部から構成される。トランシーバはRF(無線)、信号合成、アナログ部からなる。デジタルベースバンド部は、デジタルシグナルプロセッサ(DSP)および伝送路符号化を含む通信アルゴリズム処理を行う。これらのPHY部分は、System-on-a-chip(SOC)実装においてMAC層と統合されることが一般的である。
  • イーサネット : PHYチップ(PHYceiver)はイーサネット機器によく見られる。その目的は、データリンク層への物理的なアナログアクセスを提供することである。通常、media-independent interface(MII)チップと組み合わせて使用されるか、上位層の機能を引き受けるマイクロコントローラとのインタフェースを持つ。
  • USB : PHYチップは、ホストや組み込みシステムのほとんどのUSBコントローラに統合されており、インターフェースのデジタル部分と変調部分の間の橋渡しをする。
  • IrDA: IrDAの仕様には、データ転送の物理層に関するIrPHY仕様がある。
  • シリアルATA(SATA) : VIA Technologies VT6421などのシリアルATAコントローラはPHYを使用する。

イーサネット物理トランシーバ編集

 
Micrel KS8721CL - 3.3V単一電源10/100BASE-TX/FX MII物理層トランシーバ

イーサネットPHYは、OSI階層モデル物理層で動作するコンポーネントである。これは、1000BASE-T100BASE-TX10BASE-Tの規格のイーサネット物理層部分を実装している。

より具体的には、イーサネットPHYは、イーサネットフレームのハードウェア送受信機能を実装するチップであり、イーサネットの伝送路変調英語版(アナログ部分)とデータリンク層のパケットシグナリング(デジタル部分)の間のインターフェースを提供する[2]MACアドレスの処理はデータリンク層の受け持ちであるため、通常、PHYでは処理しない。同様に、Wake-on-LAN機能やブートROM英語版機能はネットワークカード(NIC)に実装されているが、PHYとMACで機能的に1つのチップに統合することも、別々のチップに分けることもできる。

例としては、マイクロセミ英語版のSimpliPHYやSynchroPHY VSC82xx/84xx/85xx/86xxファミリ、マーベル・アラスカの88E1310/88E1310S/88E1318/88E1318Sギガビットイーサネットトランシーバ、インテル[3]、ICS[4]の製品などがある。

脚注編集

  1. ^ Data Center Fundamentals”. Books.google.com. 2015年11月18日閲覧。
  2. ^ microcontroller - what is the difference between PHY and MAC chip - Electrical Engineering Stack Exchange”. Electronics.stackexchange.com (2013年7月11日). 2015年11月18日閲覧。
  3. ^ Intel PHY controllers brochure
  4. ^ osuosl.org - ICS1890 10Base-T/100Base-TX Integrated PHYceiver datasheet