6T_SRAM_memory_cell_layout.jpg (262 × 193 ピクセル、ファイルサイズ: 18キロバイト、MIME タイプ: image/jpeg)

概要

解説
English: Layout for the layers schematic for the silicon implementation of a six transistor SRAM memory cell.
日付
原典 https://www.ijert.org/research/sram-memory-layout-design-in-180nm-technology-IJERTV4IS080677.pdf
作者 Praveen K N and B. G. Shivaleelavathi

ライセンス

w:ja:クリエイティブ・コモンズ
表示
このファイルはクリエイティブ・コモンズ 表示 4.0 国際ライセンスのもとに利用を許諾されています。
あなたは以下の条件に従う場合に限り、自由に
  • 共有 – 本作品を複製、頒布、展示、実演できます。
  • 再構成 – 二次的著作物を作成できます。
あなたの従うべき条件は以下の通りです。
  • 表示 – あなたは適切なクレジットを表示し、ライセンスへのリンクを提供し、変更があったらその旨を示さなければなりません。これらは合理的であればどのような方法で行っても構いませんが、許諾者があなたやあなたの利用行為を支持していると示唆するような方法は除きます。

キャプション

このファイルの内容を1行で記述してください
layout for the silicon implementation of a six transistor SRAM memory cell.

このファイルに描写されている項目

題材

1 8 2015

b8f4e0da41911f52d053b2ad5f465e3eeaad2194

18,470 バイト

193 ピクセル

262 ピクセル

ファイルの履歴

過去の版のファイルを表示するには、その版の日時をクリックしてください。

日付と時刻サムネイル寸法利用者コメント
現在の版2019年9月6日 (金) 09:102019年9月6日 (金) 09:10時点における版のサムネイル262 × 193 (18キロバイト)CrystallizedcarbonUser created page with UploadWizard

以下のページがこのファイルを使用しています:

グローバルなファイル使用状況

以下に挙げる他のウィキがこの画像を使っています: