Wikipedia

「NMOSロジック」の版間の差分

履歴の双方向閲覧
← 古い編集新しい編集 →
削除された内容 追加された内容
ビジュアルウィキテキスト
m編集の要約なし
sty、+Template:複数の問題、+Template:独自研究範囲。注釈3つのうち2つが「独自研究」となっている
1行目:
{{複数の問題|出典の明記=2023-5|独自研究=2023-5|観点=2023-5}}
[[File:Intel 8080 1.jpg|thumb|[[Intel 8080]]（1974年）は、NMOSロジックで作られた<ref name="iizuka"/>。3つの電源+12V,+5V,-5Vが必要であった<ref group="注釈" name="i8080power"/>。]]
[[File:Motorola MC6800 microprocessor.jpg|thumb|[[MC6800]]（1974年）の前期版は、[[ディプリーション負荷NMOSロジック]]ではない通常のNMOSロジックで作られたが、+5V単一電源で動作した。内部に複数電源を生成する回路を内蔵していたからであった<ref name="mc6800power"/>。]]
109 ⟶ 110行目:
 
==注釈==
{{独自研究|section=1|date=2023-5}}
{{Reflist|group="注釈"|refs=
<ref group="注釈" name="current">{{独自研究範囲|[[https://en.wikipedia.org:Special:PermaLink/w/index.php?title=NMOS_logic&oldid=1139929579 |英語版"NMOS logic"]]のこの記述には疑問がある。Intel 2147の消費電流が110mAでHitachi HM6147の消費電流が15mAと書かれている。しかし、[https://datasheetspdf.com/pdf-file/501479/Intel/D2147H/1 Intel 2147データシート]と[https://pdf1.alldatasheet.com/datasheet-pdf/view/119006/HITACHI/HM6147H.html HITACHI HM6147データシート]にそのようなことが書かれていない。データシートによると、Intel 2147の最大消費電流は180mAであり、HITACHI HM6147の最大消費電流は80mAである。英語版のネタ元は[http://www.shmj.or.jp/english/pdf/ic/exhibi727E.pdf "1978: Double-well fast CMOS SRAM (Hitachi)" (Semiconductor History Museum of Japan)]という日本半導体歴史館（一般社団法人半導体産業人協会）が作成した資料である。この資料が何を元にして記述しているのか不明なので、信憑性は疑った方がいいだろう。|date=2023年5月}}</ref>
<ref group="注釈" name="i8080power">{{独自研究範囲|おそらくは、Vgg=&#061;+12V, Vdd=&#061;+5V, Vss=&#061;-5Vと思われる。VddとVssの間に10Vの電位差が必要だったが、TTLとの互換性を考慮して+5Vと-5Vに分けたと思われる。Vdd=&#061;+5Vだと電圧不足なので、負荷トランジスタのゲート電圧をVgg=&#061;+12Vとしたと思われる。|date=2023年5月}}</ref>
<ref group="注釈" name="well">p型シリコン基板の中にp型MOSFETを作るとき、p型基板の中にn型の領域（n型ウェル）を作る必要がある。そのような基板とは異なる性質の領域をウェル（well）という[https://semi-net.com/word/ウェル]。"well"は井戸や窪みのことである。</ref>
}}
「https://ja.wikipedia.org/wiki/NMOSロジック」から取得