Wikipedia

「薄膜トランジスタ」の版間の差分

履歴の双方向閲覧
← 古い編集新しい編集 →
削除された内容 追加された内容
ビジュアルウィキテキスト
Chobot (会話 | 投稿記録)
ボット
67,383 回編集
m robot Adding: da:TFT
編集の要約なし
1行目:
'''薄膜トランジスタ'''（はくまくトランジスタ、thin film transistor、'''Thin Film TransistorTFT''', TFT）） は、[[電界効果トランジスタ]]（Field（field Effect Transistor:effect transistor、以下FET）の1種である。基本的に三端子素子（バックゲート端子（B）が存在しない）である。主に[[液晶ディスプレイ]] (LCD) に応用されている。[[半導体]]活性層として[[セレン化カドミウム]] (CdSe) を使ったTFTは固体撮像素子用として1949年に発表され、1973年に[[液晶ディスプレイ]](LCD)をの駆動する例が発表された。半導体として[[ケイ素]] (Si) を用いるものには、[[アモルファス]][[膜]]と[[多結晶]]膜とがあり、前者アモルファス膜は1979年に[[英国]][[ダンディ大学]]で開発され、その後[[日本]]を中心に液晶ディスプレイLCD用に活発に研究開発が進んだ。アモルファスSiと多結晶SiのTFTは、カラーTFT- LCDとして広く応用されるに至っている。
 
== 特徴によると分類 ==
ゲート端子の位置・層（レイヤー）の配置で、4種類に大別される。
*スタガード（staggered）型
*インバーテッド・スタガード（inverted staggered）型
*コープレーナー（coplanar）型
*インバーテッド・コープレーナー（inverted coplanar）型
 
スタガード型はドレインとソース端子がチャネル層とずれた軸に追加されている。コープレーナー型はドレインとソース端子がチャネル層の横に直接ついている。インバーテッド型はゲート端子がサブストレート側についている。
ゲート端子の位置・層（レイヤー）の配置によって大別し、4種類の形が存在し、それぞれ、スタガード（staggered）型、インバーテッド・スタガード（inverted staggered）型、コープレーナー（coplanar）型、インバーテッド・コープレーナー（inverted coplanar）型と呼ばれる。
 
通常の[[金属酸化膜半導体]] (MOS) と異なり、反転層（inversion layer）を形成せずに蓄積層（accumulation layer）を形成して[[コンダクタンス]]を上げる点、すなわちn型のキャリアは[[電子]]、p型のキャリアは[[正孔|ホール]]である点であるのことも特徴である。下の素子の構成を見れば一目瞭然だが、そのため通常のMOS構造には見られないチャネル層が加えられている。▼
インバーテッド型はゲート端子がサブストレート側についている事、スタガード型の特徴はチャネル層とずれた軸にドレイン、およびソース端子が追加されている事、コープレーナー型はチャネル層の横に直接付けられるような形でドレイン、およびソース端子が付けられている事が特徴。
 
薄膜トランジスタの薄膜と言う呼称は、トランジスタを構成する半導体層や[[ゲート絶縁膜]]、電極、保護絶縁膜などが[[真空蒸着]]や[[スパッタリング]]、[[プラズマ]]を用いた[[化学気相成長]]([[プラズマCVD]])などで薄膜状に[[ガラス]]あるいは[[石英]]製の[[基板]]に形成されることに由来する。なお、基板に[[プラスチック]]を使う研究開発もなされている。▼
▲通常のMOSと異なり反転層（inversion layer）を形成せずに蓄積層（accumulation layer）を形成してコンダクタンスを上げる点、すなわちn型のキャリアは電子、p型のキャリアはホールである点であるのも特徴である。下の素子の構成を見れば一目瞭然だが、そのため通常のMOS構造には見られないチャネル層が加えられている。
 
反転層を形成しないため、スレッショルド（[[しきい値]]）[[電圧）]]の意味がMOSのものと異なる（MOSではスレッショルド電圧は強反転層を形成し始めるゲート-ソース電圧を指すが薄膜トランジスタでは反転層形成自体が存在しない）が、基本的な公式や考え方はMOSのそれと変わらず、そのままコンセプトを応用できる（。ただしバックゲート端子が存在しないため、基板バイアス効果によるしきい値電圧の変動は行えない）。▼
▲薄膜トランジスタの薄膜と言う呼称は、トランジスタを構成する半導体層や[[ゲート絶縁膜]]、電極、保護絶縁膜などが[[真空蒸着]]や[[スパッタリング]]、プラズマを用いた[[化学気相成長]]([[プラズマCVD]])などで薄膜状にガラスあるいは石英製の[[基板]]に形成されることに由来する。なお、基板に[[プラスチック]]を使う研究開発もなされている。
 
▲反転層を形成しないため、スレッショルド（しきい値電圧）の意味がMOSのものと異なる（MOSではスレッショルド電圧は強反転層を形成し始めるゲート-ソース電圧を指すが薄膜トランジスタでは反転層形成自体が存在しない）が、基本的な公式や考え方はMOSのそれと変わらず、そのままコンセプトを応用できる（ただしバックゲート端子が存在しないため、基板バイアス効果によるしきい値電圧の変動は行えない）。
 
== 種類とその特徴 ==
[[画像:Nitride_insSiO2_ins.jpg|thumb|right|300px|絶縁層に窒[[二酸化膜ケイ素|SiO{{sub|2}}]]を用いた薄膜トランジスター（インバーテッド・スタガード型）TFT]]▼
[[画像:SiO2_insNitride_ins.jpg|thumb|right|300px|絶縁層にSiO2[[窒化物|窒化]]膜を用いた薄膜トランジスター（インバーテッド・スタガード型）TFT]]
現在広く使われているものはチャネル層に[[水素化ケイ素|水素化アモルファスシリコン]]（a-Si:H: hydrogenated amorphous silicon）が使われているが、スレッショルド電圧が経過時間・ゲート電圧・温度により変化する不安定さが問題とされている。▼
▲[[画像:Nitride_ins.jpg|thumb|right|300px|絶縁層に窒化膜を用いた薄膜トランジスター（インバーテッド・スタガード型）]]
 
▲現在広く使われているものはチャネル層に水素化アモルファスシリコン（a-Si:H: hydrogenated amorphous silicon）が使われているが、スレッショルド電圧が経過時間・ゲート電圧・温度により変化する不安定さが問題とされている。
これは
#バンドギャップ内に存在する不安定ステート（metastable state）
#絶縁層内
#境界ステート（interface state）に堆積された電子による影響
の3種類に大別される。
 
これは1）バンドギャップ内に存在する不安定ステート（metastable state）と2）絶縁層内、および3）境界ステート（interface state）に堆積された電子による影響の3種類に大別される。
基本的にゲート印加電圧が低い場合の主因は1、電圧が高い場合は2と考えられ、3は通常無視される。
 
一部のメーカーにおいては一定時間の電圧と加熱により、ゲート印加電圧によって[[励起（れいき）]]され不安定となったvalence band connectionをdangling bond（defect）として安定させることによって対策している。
 
その他に有機・無機の素材を用いた薄膜トランジスタ、[[透明薄膜トランジスタ]]（Transparent（transparent Thinthin Filmfilm Transistor）の研究transistor）などが行わ研究されている。
 
{{半導体}}
 
[[Category:トランジスタ|はくまくとらんしすた]]
[[Category:液晶|TFT]]
 
[[ca:TFT]]
「https://ja.wikipedia.org/wiki/薄膜トランジスタ」から取得