「HyperTransport」の版間の差分

削除された内容 追加された内容
Apple は Intel プラットフォームの為に抜けたのかな?
Root253 (会話 | 投稿記録)
編集の要約なし
1行目:
{{翻訳中途|[[:en:HyperTransport]] 11:58, 4 October 2006|date=2006年10月}}
 
'''HyperTransport'''(ハイパートランスポート、'''HT''')は、[[アドバンスト・マイクロ・デバイセズ|AMD]]が提唱したPoint to Point式の汎用接続技術。以前はLightning Data Transport(LDT)と呼ばれていたものである。双方向、シリアル/パラレル、広帯域、低遅延を特徴とする[[バス (コンピュータ)|コンピュータバス]]であり、[[2001年]][[4月2日]]に導入された。
HyperTransportコンソーシアムはHyperTransportテクノロジの普及と開発に努めるようになった。この技術は[[80x86|x86]]プロセッサではAMDと[[トランスメタ]]、[[MIPSアーキテクチャ]]ではPMC-Sierra、[[Broadcom]]、Raza Microelectoronics、PCチップセットではAMD、[[NVIDIA]]、[[VIA]]、[[SiS]]、ULi/ALi、[[ヒューレット・パッカード|HP]]、サーバではHP、[[サン・マイクロシステムズ]]、[[IBM]]、IWill、ストレージでは、[[Network Appliance]]、ハイパフォーマンスコンピューティングでは[[クレイ]]、Newisys、PathScale、ルーターでは[[シスコシステムズ]]が用いている。このリストには半導体メーカーの巨人[[インテル]]が入っておらず、インテルは現在も共有バスアーキテクチャを使い続けている。
<!--
 
== 背景 ==
=== HyperTransportコンソーシアム ===
{{main|HyperTransportコンソーシアム}}-->
 
=== 概要 ===
HyperTransportには3つバージョンがある。1.0、2.0そして3.0である。これらは(33ないし66MHzで動作する[[Peripheral Component Interconnect|PCI]]と比較して)200MHzから2.6GHzまで動作する。このバスはDDR、「Double Data Rate」接続され、[[クロック信号]]の立ち上がりと立ち下りの両方でデータを送信する。これにより、2.6GHz動作時に最大毎秒5200M回送信が可能である。この周波数は自動的に調整される。
 
22 ⟶ 24行目:
HyperTransportを省略してHTと呼称することも多いが、これは[[インテル]]CPUに実装されているマルチスレッド機能の名称、HyperThreading Technologyの略称と混同されやすい。この潜在的な間違えやすさのために、HyperTransportコンソーシアムは常に「HyperTransport」として表記するようにしている。
 
== HyperTransportの適用例 ==
=== フロントサイドバスの置き換え ===
 
===フロントサイドバスの置き換え===
 
HyperTransportの主要な用途は[[フロントサイドバス]]の置き換えである。フロントサイドバスは現在すべてのマシン(もしくはそれらのシステムのいくつか)で異なっている。例えば、[[Pentium]]はPCIバスに接続することはできない。システムを拡張するために、フロントサイドバスは[[Accelerated Graphics Port|AGP]]やPCIのような様々な標準バス用のアダプタを通して接続しなければならない。これらは普通各々のコントローラの機能の中に含まれていて、[[ノースブリッジ]]や[[サウスブリッジ]]として呼ばれている。
 
理論上、HyperTransportで実装された大方のコンピュータは、速いと同時に柔軟性に富んでいる。PCIとHyperTransportを変換するチップはHyperTransportを使用可能などのマイクロプロセッサでも動作できるであろうし、これらのプロセッサでPCIカードを用いることも可能である。例えば、NVIDIAのnForceチップセットはノースブリッジとサウスブリッジを接続するのにHyperTransportを用いている。
 
=== マルチプロセッサ間接続 ===
 
HyperTransportの別の用途として、[[NUMA]][[マルチプロセッサ]]のチップ間接続がある。AMDは[[Opteron]]と[[Athlon 64]]のプロセッサ商品群にDirect Connect Architectureの一部として独自のキャッシュコヒーレンシー拡張を持つHyperTransportを使用している。NewisysのHORUS接続はこの考えをより大きなクラスターマシンに拡張したものである。
 
=== ルーターないしスイッチバスの置き換え ===
 
また、HyperTransportは[[ルーター]]やスイッチ内でバスとしても用いられる。ルーターやスイッチは複数の接続ポートを持ち、できる限り速くポート間でデータをやりとりしなければならい。例えば、4つの100MBit/sのポートを持つ[[イーサネット]]ルーターは800MBits/sより速いバスが必要である(100MBit/s * 4ポート * 2 方向)。HyperTransportはこの用途に必要とされる帯域よりは遥かに高速である。
 
=== HTXとコプロセッサ間接続 ===
 
CPUとコプロセッサとの間の帯域の問題はいつも実用的な実装を行う際の悩みの種となってきた。この問題が公にならないまま数年後、近年導入されたHyperTransportインタフェースを用いて設計された拡張用は、HyperTransport eXpansion(HTX)として知られる。16レーンの[[PCI Express]]スロットと同じ機構のコネクタを用いており、HTXは挿入されたカードがCPUへの直接アクセスとシステム[[Random Access Memory|RAM]]への[[Direct Memory Access|DMA]]アクセスができるように開発された。近年、HyperTransportバスにアクセスできるFPGAが現れており、コプロセッサはマザーボード上での最優遇住人となってきている。主要なメーカー(AlteraとXilinx)の両方が出している現世代のFPGAはHyperTransportを直接サポートしており、IPコアも使うことができる。
しかし、HTXの仕様では、HyperTransportデバイスはHTXコネクタを通してHyperTransportの最大スループットのたった1/4しか通信できない。これは、32bit、2.8GHzで動作可能な初期のSamtecコネクタにもかかわらず、16bitのPCI Expressコネクタを使って1.4GHzにクロックを落として使っているようなものである。
 
== 実装 ==
 
* AMD [[AMD64]]とDirect Connect ArchitectureをベースとしているCPU
* OpenCoreプロジェクト(MPLライセンス)からリリースされているht_tunnel
52 ⟶ 48行目:
* PowerPC G5搭載アップルデスクトップPC
 
== 外部リンク ==
 
* [http://www.hypertransport.org HyperTransport Consortium Home]
* [http://www.hypertransport.org/tech/index.cfm Technology Page]
60 ⟶ 55行目:
 
{{DEFAULTSORT:はいはとらんすほと}}
[[Category:インタフェス規格]]
[[Category:コンピュータバス規格]]