「FLOPS」の版間の差分
削除された内容 追加された内容
m →FPGA |
|||
1,169行目:
! 理論値の計算式
|-
| nowrap | Stratix
| nowrap |
| nowrap |
| nowrap | 理論値
| 64x64の行列のかけ算1つで128個のDSPを消費し、24.45 GFLOPS。DSP は最大1288個なので、244.5 GFLOPS。FPGAでは整数の積和算は1クロックで計算できるが、GPUとは異なり浮動小数点のかけ算は 445MHz 動作で11クロック必要<ref>[http://www.altera.co.jp/products/ip/dsp/arithmetic/m-alt-float-point.html アルテラ浮動小数点メガファンクション]</ref><ref>[http://www.altera.co.jp/literature/ug/ug_altfp_mfug.pdf 浮動小数点メガファンクション ユーザーガイド]</ref>。それに対して、GPUは1クロックで行える。▼
| 2 FLOP * 5000 DSP * 1 GHz = 10 TFLOPS<ref>[https://www.altera.co.jp/ja_JP/pdfs/literature/wp/wp-01222-understanding-peak-floating-point-performance-claims_j.pdf ピーク浮動小数点性能の本質 - ALTERA]</ref>。▼
|-
| nowrap | Stratix V
1,181行目:
| 2048 multiplyer / 64 * 49 GFLOPS (388 MHz) = 1.568 TFLOPS<ref>[https://www.altera.com/content/dam/altera-www/global/zh_CN/pdfs/literature/wp/wp-01142-teraflops.pdf Achieving One TeraFLOPS with 28nm FPGA]</ref>。単精度の乗算には 27x27 の multiplyer が単精度浮動小数点数あたり 64 個必要。
|-
| nowrap | Stratix
| nowrap |
| nowrap |
| nowrap | 理論値
▲| 2
▲| 64x64の行列のかけ算1つで128個のDSPを消費し、24.45 GFLOPS。DSP は最大1288個なので、244.5 GFLOPS。FPGAでは整数の積和算は1クロックで計算できるが、GPUとは異なり浮動小数点のかけ算は 445MHz 動作で11クロック必要<ref>[http://www.altera.co.jp/products/ip/dsp/arithmetic/m-alt-float-point.html アルテラ浮動小数点メガファンクション]</ref><ref>[http://www.altera.co.jp/literature/ug/ug_altfp_mfug.pdf 浮動小数点メガファンクション ユーザーガイド]</ref>。それに対して、GPUは1クロックで行える。
|}
1,196行目:
! 理論値の計算式
|-
| nowrap | Virtex-5
|
|
| 理論値
| <ref name="
|-▼
| nowrap | Virtex-7▼
|▼
| 理論値▼
| <ref name="xilinx-dsp"/>▼
|-
| nowrap | Virtex-6 SX475T
1,214 ⟶ 1,208行目:
| <ref name="fpga-xilinx">[http://japan.xilinx.com/support/documentation/white_papers/j_wp375_HPC_Using_FPGAs.pdf FPGAを用いた高性能コンピューティング]</ref>
|-
| nowrap | Virtex-
|
|
| 理論値
▲| <ref name="xilinx-dsp"/>
▲|-
▲|
| 1.739 TFLOPS
▲| 理論値
| <ref name="xilinx-dsp">[http://japan.xilinx.com/products/technology/dsp.html DSP - Xilinx]</ref>
|}
| |||