「インテル チップセット」の版間の差分

削除された内容 追加された内容
500行目:
[[Nehalemマイクロアーキテクチャ|Nehalem]]世代から、[[ノースブリッジ]]である[[メモリコントローラ]]ハブ(MCH)が廃止され、CPUに統合された。しかしX58 Expressのみは従来通り[[ノースブリッジ]]+[[サウスブリッジ]]の構成で、[[PCI Express]]2.0とのアタッチポイント(AP、接続点)を[[サウスブリッジ]]([[I/O コントローラー・ハブ|ICH]])に持つ。
 
一方、P55 Express以降では、メモリコントロールの他、PCI Express2.0 x16 や Clarkdaleコア以降の[[GPU]]統合CPU(Core i5 600 番台とCorei 3 )のアタッチポイント(AP、接続点)などをCPUに統合し、ノースブリッジ+サウスブリッジの機能を一体化した[[プラットフォームコントローラー・ハブ]](PCH)へと移行した。そのため[[オンボードグラフィック|グラフィックス統合チップ]]はラインナップされないが、GPU統合CPU向けにはI/O機能を持つ専用チップが用意される。このCPUとPCHによる2チップ構成の[[プラットフォーム (コンピューティング)|プラットフォーム]]には、Ibex Peak(アイベックスピーク)の開発[[コードネーム]]が与えられた。この変更で、これまでインテルCPU向けグラフィックス統合チップを揃えていた、[[SiS]]、[[VIA Technologies|VIA]]、[[NVIDIA]]が、インテル向けチップセットを開発するメリットを失うなど、チップベンダーへの影響も少なくない。
 
また、X58 Expressとそれ以外ではメモリチャネルや[[CPUソケット]]が異なり、ハイエンド製品とパフォーマンス以下の製品群との互換性は完全に無くなった。