削除された内容 追加された内容
437行目:
 
== Silvermont マイクロアーキテクチャ ==
第3世代のAtom向けマイクロアーキテクチャで、Atom向けとしては最初の機能強化版である。22nmプロセスルール。Intel VT-x2x や AES-NI 対応など、サーバ向けの機能強化されている製品もある。デスクトップ・ネットブック向けのチップは Atom ブランドではなく [[Intel Celeron|Celeron]] や [[Intel_Pentium_(2010年)|Pentium]] のブランドで発売される。最初に発表された製品がサーバー向けで2013年9月4日発表。
 
Silvermontマイクロアーキテクチャは、Atomとしては初めてアウト・オブ・オーダー型の設計となった。命令デコード、リタイアは依然としてクロック当たり2命令であるが、整数×2、浮動小数点/SIMD×2、ロード/ストア×1の計5つの命令発行ポートを備え、クロック当たり最大5命令を順不同で発行可能である。これらの発行ポートは各々に独立したスケジューラ (リザベーション・ステーション) を備えており、Intelのマイクロプロセッサとしては[[NetBurstマイクロアーキテクチャ]]以来の分散型のスケジューラを持つ構造となっている。従来のAtomマイクロアーキテクチャではロード+演算の型を持つCISC命令に対応するため、命令パイプラインの共通部分にL1Dキャッシュへのアクセス段を組み込み、キャッシュアクセスのレイテンシを隠蔽する構成を取っていたが、Silvermontではこれを廃し、独立したロード/ストアパイプをバックエンドに設けている。このため、パイプライン長は従来と比較して短くなり、整数演算命令における分岐ミス時のペナルティは13サイクルから10サイクルへと短くなっている。