「シリアル・ペリフェラル・インタフェース」の版間の差分
削除された内容 追加された内容
HORIE Tetsuya (会話 | 投稿記録) |
HORIE Tetsuya (会話 | 投稿記録) |
||
53行目:
* CPHAは、データビットの、クロックパルスに対するタイミングを決定する。これら2つの間の変換は簡単ではありません。
** CPHA=0 では"出力"側はデータを前のクロックサイクルの末尾のエッジで変更します。一方、"入力"側はデータを現時点のクロックサイクルの先端エッジでキャプチャします。出力側は現時点のクロックサイクルの末尾のエッジまでデータが有効になるように保持します。送信の最初のサイクルでは、先端のエッジの前に、最初のビットがMOSI線上に出力されていなければならない。
** CPHA=1 では"出力"側はデータを現時点のクロックサイクルの先端のエッジで変更します。一方、"入力"側は現時点のクロックサイクルの末尾のエッジでキャプチャします。出力側は、次のクロックサイクルの先端エッジまでデータが有効になるように保持します。送信の最後のサイクルでは、スレーブ側はSS線が無効の出力になるまで、MISOを保持する。
MOSIおよびMISO信号は、通常、次のクロックでの遷移まで、半サイクルの間（受信ポイントで）安定しています。SPIマスタおよびスレーブデバイスは、その半サイクルにおいて、異なるポイントでデータをサンプリングする可能性があります。
これにより、マスターとスレーブ間の通信チャネルの柔軟性が向上します。
== アーキテクチャおよび通信タイミング ==
| |||