Template:Infobox CPU architecture

レジスタ
テンプレートの解説[表示] [編集] [履歴] [キャッシュを破棄]

これはCPUアーキテクチャのテンプレートです。

使用方法

編集
{{Infobox CPU architecture
| name       = 
| designer   = 
| bits       = 
| introduced = 
| version    = 
| design     = 
| type       = 
| encoding   = 
| branching  = 
| endianness = 
| page size  = 
| extensions = 
| open       = 
| registers  = 
| gpr        = 
| fpr        = 
}}

説明

編集
{{Infobox CPU architecture
| name       = アーキテクチャの名称(例:x86, SPARC, PowerPC, MIPSアーキテクチャ, ARMアーキテクチャ)
| designer   = アーキテクチャの設計者
| bits       = アキュムレータ、汎用レジスタなどのビット幅(例:32ビット、64ビット)
| introduced = 発表年
| version    = アーキテクチャのバージョン/リビジョン
| design     = デザインストラテジー(例:RISC、CISC)
| type       = アーキテクチャの種類(Register-Register, Register-Memory, Memory-Memory)
| encoding   = 命令セットのエンコーディング(例:Fixed、Variable)
| branching  = ブランチ判断(Condition register, Condition code, Compare and branch)
| endianness = Byte ordering, i.e. Little, Big, Bi
| page size  = Primary size of page, i.e. 4 KiB, 2 MiB, 1 GiB; does not include "huge pages" and other extensions
| extensions = ISA extensions, i.e. MMX, SSE, AltiVec, etc
| open       = Is the architecture open or not? (as in free or proprietary)
| registers  = Number and size of processor registers 
| gpr        = Number of general-purpose registers (and size, if not indicated by bits=)
| fpr        = Number of floating-point registers (and size, if not indicated by bits=)
}}

全てのフィールドはオプションです。

{{Infobox CPU architecture
| name       = SPARC
| designer   = [[サン・マイクロシステムズ]]
| bits       = 64ビット (32 → 64)
| introduced = 1985年
| version    = V9 (1993年)
| design     = RISC
| type       = Register-Register
| encoding   = Fixed
| branching  = Condition code
| endianness = Bi (Big → Bi)
| page size  = 8 KiB
| extensions = [[:en:Visual Instruction Set|VIS]] 1.0, 2.0, 3.0
| open       = Yes
| gpr        = 31 (G0 = 0; non-global registers use [[:en:register window|register window]]s)
| fpr        = 32
}}
SPARC
開発者 サン・マイクロシステムズ
ビット数 64ビット (32 → 64)
発表 1985年
バージョン V9 (1993年)
デザイン RISC
タイプ Register-Register
エンコード Fixed
ブランチ Condition code
エンディアン Bi (Big → Bi)
ページサイズ 8 KiB
拡張 VIS 1.0, 2.0, 3.0
オープン Yes
レジスタ
汎用 31 (G0 = 0; non-global registers use register windows)
浮動小数点 32

パラメータ

編集

全てのパラメータはオプションです。

name
アーキテクチャの名称(例:x86, SPARC, PowerPC, MIPSアーキテクチャ, ARMアーキテクチャ)
designer
アーキテクチャの設計者
bits
アキュムレータ、汎用レジスタなどのビット幅(例:32ビット、64ビット)
introduced
発表年
version
アーキテクチャのバージョン/リビジョン
design
デザインストラテジー(例:RISC、CISC)
type
アーキテクチャの種類(Register-Register, Register-Memory, Memory-Memory)
encoding
命令セットのエンコーディング(例:Fixed、Variable)
branching
ブランチ判断(Condition register, Condition code, Compare and branch)
endianness
Byte ordering, i.e. Little, Big, Bi
page size
Primary size of page, i.e. 4 KiB, 2 MiB, 1 GiB; does not include "huge pages" and other extensions
extensions
ISA extensions, i.e. MMX, SSE, AltiVec, etc
open
Is the architecture open or not? (as in free or proprietary)
registers
Number and size of processor registers
gpr
Number of general-purpose registers (and size, if not indicated by bits=)
fpr
Number of floating-point registers (and size, if not indicated by bits=)

関連項目

編集