Wikipedia

Opteron

Opteron（オプテロン）は、アドバンスト・マイクロ・デバイセズが2003年4月22日に発表した[1]、x86_64互換のマイクロプロセッサである。

Opteron
Opteron 246
生産時期 2003年4月から
販売者 AMD
設計者 AMD
生産者 AMD
GF
TSMC
プロセスルール 130nm から 28nm
アーキテクチャ x86
マイクロアーキテクチャ K8
K10
Bulldozer
Piledriver
Excavator
Jaguar
Puma
命令セット AMD64
コア数 1から16
（スレッド数：1から16）
ソケット Socket 939
Socket 940
Socket AM2
Socket AM2+
Socket AM3
Socket AM3+
Socket F
Socket F+
Socket C32
Socket G34
コードネーム SledgeHammer
Venus
Troy
Athens
Denmark
Italy
Egypt
Santa Ana
Santa Rosa
Budapest
Barcelona
Suzuka
Shanghai
Istanbul
Lisbon
Magny-Cours
Zurich
Valencia
Interlagos
Delhi
Seoul
Abu Dhabi
Toronto
Kyoto
Steppe Eagle
Seattle
前世代プロセッサ Athlon MP
次世代プロセッサ EPYC
テンプレートを表示

概要

編集
 
K8アーキテクチャ

AMDが定義したAMD64命令セットを採用し、サーバ・ワークステーション用途を念頭に置いて開発されていた（Opteron Aシリーズ[2]を除く）。オプティオンとの日本語表記が正式発表されていたが、2003年4月22日以後に非公式ながらオプテロンに差し替えられている。英語表記からそうは読めないための改変だと思われる。 Athlon MPの後継にあたり、同社製コンシューマ市場向けプロセッサAthlon 64またはPhenomの上位モデルに位置付けられる。

コアは長くAMD FXと同系列であったが、新たにOpteron Xシリーズ[3]でAMD APUと同系列のコアを、Opteron AシリーズでARMアーキテクチャの非x64/x86コアを採用した。

なお、Zenアーキテクチャ以降はOpteronの名は使用されなくなり、EPYCという新ブランドが立ち上げられた。

Athlon 64との相違

編集

当初のモデルでのAthlon 64との相違点は下記の通り。

これらの相違により、Athlon 64とOpteronの間では物理的・電気的な相互互換性がなく、CPU・メモリ・マザーボードについて別途用意する必要が生じた。

当初はユニプロセッサ構成専用のOpteron 1xx、デュアル(2)プロセッサ構成対応のOpteron 2xx、そして最大8プロセッサ構成対応のOpteron 8xxの3シリーズがラインナップされ、モデルナンバーの百の位が、システムで構成できるプロセッサの最大数を示していた。

もっとも、ユニプロセッサ対応のOpteron 1xxについては、2chのDDR SDRAMインターフェイスを搭載するSocket 939の制定前には、メモリインターフェイスが1chのみのSocket 754に対応するAthlon 64の上位規格として性能面で合理性が存在したが、Socket 939の制定後はこれに代えて各部品が必然的に高コストとなるSocket 940を使用するメリットはほぼ皆無となった。このため、2005年8月2日のAMD発表でOpteron 1xxはデスクトップパーソナルコンピュータ向けソリューションであるSocket 939に移行し、メモリはアンバッファードDDR SDRAMインターフェイス2ch対応に変更され、HyperTransportも1本に制限されることとなった。この変更は実質的には機能の格下げであり、従来可能であったコンパニオンチップをOpteronに2つ並列で接続する構成が不可能となった。しかし元々ユニプロセッサ専用でなおかつ2系統のHyperTransportが実装されたマザーボードは存在しておらず、機能的な制限が問題となるケースは事実上皆無であった。それに対し、対応するメモリの種類が特殊かつ高価なレジスタードから一般的かつ廉価なアンバッファードへ変更されたことで、コスト面ではPCメーカー・ユーザー共に大きなメリットが得られたことになる。

Opteronを含む初期のK8系プロセッサはシングルコアプロセッサであった。だが、当初より将来のシングルダイでのデュアルコアプロセッサ化を前提として設計されており、チップ内部の演算ブロックとメモリインターフェイスやHyperTransportインターフェイスとを結ぶクロスバー・スイッチ部分にもう1基分の演算ブロックを接続可能な構成とされていた。また、ソケットの仕様も冷却系の仕様を含めてデュアルコア化による電力消費の増大を睨んで決定されたものであるが、これはその後のクアッドコア化には対応しきれないことが明らかとなった。

その後、DDR SDRAMより高速化の容易なDDR2 SDRAMが一般化し、メモリインターフェイスを内蔵するK8系の仕様上、これに対応するにはソケットそのものの仕様変更が必要となった。そのためラインナップ各モデルのソケットの変更が決定され、マルチプロセッサ対応モデルではクアッドコア以上のマルチコア対応に伴う消費電力量増大を念頭に置いて従来の940ピンから1207へと大幅にピン数を増加し、CPU側にピンがあったPGA-ZIF方式からマザーボード側にピンがあるLGA (Land Grid Array) 方式に変更されたSocket Fへ、ユニプロセッサ対応モデルでは939ピンのSocket 939から940ピンのSocket AM2へそれぞれ変更[6]され、これに合わせてモデルナンバーもユニプロセッサモデルがOpteron 1xxx、2プロセッサ対応モデルがOpteron 2xxx、そして8プロセッサ対応モデルがOpteron 8xxxとなった。

Athlon MPからの改良点

編集

初代K8コア搭載モデルでのAthlon MPからの主な改良点は、メモリコントローラーの内蔵と、AMD64というx86命令を64ビット拡張した命令の実装の2点である。このAMD64では、ストリーミングSIMD拡張命令2 (SSE2) 相当のマルチメディア拡張命令も標準でサポートされ、後のモデルでは同3 (SSE3) も追加実装されている。

マイクロアーキテクチャの改良も行われていて、フロントエンドでは分岐予測の改良を行っており、ローカル分岐予測については、命令キャッシュに組み込まれたBranch-Selectorを用いて行う。グローバル分岐予測器については、K7の4倍とも云われる、16K-entryの分岐履歴を保持できる。ただし、分岐先ターゲットバッファ(BTB)はK7と同じ数である。 命令パイプラインにも改良が入っており、デコーダについては、2分割命令まではダイレクトパスデコーダで扱えるように改良しており（K7ではダイレクトパスデコーダで扱えるのは分割しない命令のみで、2分割命令以上はすべてベクタデコーダで処理していた）、3分割命令以上がベクタデコーダでの処理となっている。

スケジューラーでは新たに"Pack"ステージを設けMACRO-OPのレーン切り替えを行っているようである(K7ではプリデコーダーが命令を投入するデコーダーを決定する段階で実行パイプラインのレーンが決まり、後の変更はされない)。

(リザベーションステーション)RSは3つに分かれており、それぞれのRSは8エントリー持ち、合計24エントリーのMACRO-OPを保持する。RSにはALUとAGUが対になって接続され、それが3本束ねられた状態と言える。 RSは1サイクルあたりで1entryのMACRO-OPを発行できる。つまり、ALUとAGUがMACRO-OP化されている状態のみ同時発行できるということだ。同じRSの異なるentryから、並列度を抽出してALUとAGPそれぞれへmicro-opの同時発行が出来ないので、6 micro-opが自由に発行可能という事ではない。ALUを使うmicro-opと、AGUを使うmicro-OPがMACRO-OPされていないと、パイプライン1本あたり1サイクルでALUかAGUどちらか1 つの発行になるため、合計3 micro-op発行が上限になる。異なるRSから、異なるRSに繋がれているALUとAGUに発行するのはもちろん無理だ。

その他、スケジューラエントリーの増加、物理レジスター数の増加、TLBエントリー増加なども行われている。

Athlon･AthlonXP/Duron･Sempronなどといった旧来のプロセッサは、集積度や歩留まりの問題などから、メモリコントローラー機能をチップセットに持たせていた。この構成ではチップセットを介することでメモリアクセス時のレイテンシが増え、キャッシュがヒットしていない状況ではCPU側の内部処理がアイドリング状態となりやすいなど、メモリアクセスに伴うオーバーヘッドが大きいという問題がある。そのため、チップセットのメモリコントローラーの処理能力がそのままCPUの処理能力のボトルネックとなっていた。そこで、AMDはOpteron、Athlon 64ともにメモリコントローラーをCPUに内蔵することで、「CPU→チップセット→メモリ→チップセット→CPU」となっていた経路を「CPU→メモリ→CPU」と短縮し、CPUのメモリ読み込み要求からデータ受け取りまでのレイテンシを大幅に低減させた。これは分岐予測の効きにくい、処理の複雑なアルゴリズムを持つアプリケーションや、アクセス回数の少ないデータをメモリ上で大量に取り扱うようなアプリケーションに絶大な効果をもたらす。またこの方式はアプリケーション側でソフトウェア修正などの対応を特に必要としないため、古いアプリケーションも新しいアプリケーションもメモリアクセスの頻度に応じて大きく高速化させることが可能である。一方、安全性の確保のため、CPUとメモリの組み合わせによっては、CPU内部動作周波数の逓倍率の関係から、メモリの動作周波数がSPDなどメモリモジュール側で規定される定格動作周波数よりも低くなってしまうことがあり、メモリ規格の変更がCPUソケット規格やCPUコアそのものの設計変更を必要とするという問題もあった。 また、チップセットにGPUが内蔵された、いわゆるオンボードGPUのケースでは、GPU→メモリ→GPUという経路からGPU→CPU→メモリ→CPU→GPUとなり、メモリコントローラがチップセット側からCPU側に移動した場合にオンボードGPU性能の低下がみられる点には留意すべきだろう。

Opteronの躍進・凋落

編集

Opteronではサン・マイクロシステムズ、ヒューレット・パッカード、IBM、デルというアメリカの4大サーバメーカの採用を勝ち取った。特に過去のいきさつからインテル製CPUのみを採用し続け、インテルの水平分業モデルの優等生と言われたデルの方向転換は、大きなインパクトを与えた。

これは、インテルが過去の資産を全て無に帰してVLIW命令セットを基本とする別のアーキテクチャ (IA-64) を備える、x86に比べて高コストな64ビットCPUを普及させようとしたのに対し、AMDは十分に安価でこなれているx86プロセッサの処理能力を高める、というシナリオを望んでいた業界のニーズに的確に反応し、x86アーキテクチャを素直に64ビット拡張して、従来の16/32ビットアプリケーションもそのまま動作するAMD64のアーキテクチャを投入することにより、市場のニーズに合致した製品を出荷、これが4大メーカーの強い支持を受けるに至ったものである。また、Microsoft WindowsがAMD64対応を発表[7]したことで将来性も安定したものとなり、普及に弾みが付いた。これによりIntelは、今までの互換プロセッサを作られる立場から、AMD64互換[8]のCPUを作る立場となり、アーキテクチャの主導権をAMDが奪取したことは大きなインパクトを業界に与えた。

サーバ市場への参入は以前からのAMDの悲願であったが、Opteronの登場により大々的かつ広範囲の参入が可能となり、利益率の高いエンタープライズ市場でハイパフォーマンスCPUを高額で売ることによって収益を確保し、ボリュームゾーンであるコンシューマ市場での価格競争力を維持するという、Intelが採っているのと同様の収益構造を構築することが可能となった。

スーパーコンピュータ分野でも躍進を遂げ、2003年11月のTOP500においてOpteronを採用したロスアラモスのLightningシステムが5位と10位以内に初めてランキングされ[9]、2005年11月には55システムで採用されIBMのPowerプロセッサに続き3番手のプロセッサとなった[10]。その後も採用数は増加し2006年11月に113システムで採用されPowerプロセッサを上回りインテルに次ぐポジションを獲得した[11]。2006年11月の22.6%をピークにシェアを減らしながらも2013年11月までランキングでは10%以上のシェアを維持していたが、2014年6月に9%、11月には5%まで下落し、その後も減少し続けスーパーコンピュータ分野における存在感を失った。

Efficient モデル

編集

同一世代の Opteron のラインナップで通常モデルよりも低い TDP を保証するモデルで、モデル ナンバーの末尾に EE と HE を付けられる。EE は Energy Efficient、HE は Highly Efficient の頭文字である。これにより熱密度が大きくなりがちで冷却に制約のあるブレードサーバや1Uラックマウントサーバなどでの利用も容易となった。性能は通常モデルよりも若干低下するが、価格は比較的高価に設定されている。

Special Edition

編集

また EE/HE とは逆に同一世代の Opteron のラインナップの最上位の位置付けとして高クロック、高 TDP 仕様の SE が存在する。SE は Special Edition の頭文字で、通常モデルに比べて TDP が若干高く設定されている。

世代

編集
→詳細は「en:List of AMD Opteron processors」を参照

以下、CPUコアの名称はAMD内部での開発コードネームである。

K8 世代

編集
SledgeHammer

2003年4月発表[1]。K8アーキテクチャを採用しておりDDRメモリコントローラとHyperTransportがCPUダイに統合されている。1xxは1ソケットのみ、2xxは最大2ソケット、8xxは最大8ソケットの構成をとることができる[12]。

SledgeHammer
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
150 1 (1) 2.4 1 89 DDR-400 800
148 2.2
146 2.0
144 1.8 84.7 DDR-333
142 1.6
140 1.4
146 HE 2.0 55 DDR-400
140 EE 1.4 30
SledgeHammer
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
250 1 (1) 2.4 1 89 DDR-400 800
248 2.2
246 2.0
244 1.8 84.7 DDR-333
242 1.6
240 1.4
246 HE 2.0 55 DDR-400
240 EE 1.4 30
SledgeHammer
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
850 1 (1) 2.4 1 89 DDR-400 800
848 2.2
846 2.0
844 1.8 84.7 DDR-333
842 1.6
840 1.4
846 HE 2.0 55 DDR-400
840 EE 1.4 30
Venus/Troy/Athens

2005年2月発表[13]。製造プロセスが90nmのSOIプロセスに微細化され、対応するHyperTransport バスのクロックが1GHzに高速化され、新たにSSE3、NX Bitをサポートした。「Venus」は100番台で1ソケットの製品、「Troy」は200番台で最大2ソケットの製品、「Athens」はモデルナンバー800番台で最大8ソケットの製品にそれぞれ付けられたコードネームである。

Venus
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
156 1 (1) 3.0 1 104 DDR-400 1000
154 2.8
152 2.6
150 2.4 85.3
148 2.2
146 2.0 67
144 1.8 85.3
Venus
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
154 1 (1) 2.8 1 104 DDR-400 1000
152 2.6
150 2.4 85.3
148 2.2
146 2.0 67
144 1.8
142 1.6
148 HE 2.2 55
Troy
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
256 1 (1) 3.0 1 92.6 DDR-400 1000
254 2.8
252 2.6
250 2.4 85.3
248 2.2
246 2.0
244 1.8
242 1.6
250 HE 2.4 55
248 HE 2.2
246 HE 2.0
Athens
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
856 1 (1) 3.0 1 92.6 DDR-400 1000
854 2.8
852 2.6
850 2.4 85.3
848 2.2
846 2.0
844 1.8
842 1.6
850 HE 2.4 55
848 HE 2.2
846 HE 2.0
Denmark/Italy/Egypt

2005年4月発表[14]。Venus/Troy/Athensと同等の機能を持ったCPUコアをダイの中に2つ搭載するデュアルコア構成を採用する。「Denmark」は100番台で1ソケットの製品、「Italy」は200番台で最大2ソケットの製品、「Egypt」はモデルナンバー800番台で最大8ソケットの製品にそれぞれ付けられたコードネームである[15]。

Denmark
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
190 2 (2) 2.8 2 110 DDR-400 1000
185 2.6
180 2.4
175 2.2
170 2.0
165 1.8
Italy
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
290 2 (2) 2.8 2 95 DDR-400 1000
285 2.6
280 2.4
275 2.2
270 2.0
265 1.8
275 HE 2.2 55
270 HE 2.0
265 HE 1.8
260 HE 1.6
Egypt
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
890 2 (2) 2.8 2 95 DDR-400 1000
885 2.6
880 2.4
875 2.2
870 2.0
865 1.8
875 HE 2.2 55
870 HE 2.0
865 HE 1.8
860 HE 1.6
Santa Ana/Santa Rosa

2006年8月発表[16]。DDR2メモリに対応したことによりソケットがSocket AM2/Fに変更された。モデルナンバーは12xx/22xx/82xxのように各プロセッサの拡張性を表す数値「1」・「2」・「8」に、対応ソケットを表す「2」を付与した形で一新している。下2桁xxの数値が大きければ大きいほど、同Opteronシリーズ内で相対的に性能が高いことを示している。Santa Anaは1ソケットの1200番台、Santa Rosaは最大2ソケット対応の2200番台、最大8ソケット対応の8200番台のコードネーム。ハードウェア仮想化拡張技術 AMD Virtualization が追加された。

Santa Ana
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
1224 SE 2 (2) 3.2 2 125 DDR2-800 1000
1222 SE 3.0
1220 SE 2.8
1222 3.0 103
1220 2.8
1218 2.6
1216 2.4
1214 2.2
1212 2.0
1210 1.8
1218 HE 2.6 65
1216 HE 2.4
1214 HE 2.2
1212 HE 2.0
1210 HE 1.8
Santa Ana
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
1210 EE 2 (2) 1.8 2 45 DDR2-667 1000
Santa Rosa
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
2224 SE 2 (2) 3.2 2 119 DDR2-667 1000
2222 SE 3.0
2220 SE 2.8
2222 3.0 95
2220 2.8
2218 2.6
2216 2.4
2214 2.2
2212 2.0
2210 1.8
2218 HE 2.6 68
2216 HE 2.4
2214 HE 2.2
2212 HE 2.0
2210 HE 1.8
2208 HE 1
2210 EE 2 45
Santa Rosa
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB)
8224 SE 2 (2) 3.2 2 120 DDR2-667 1000
8222 SE 3.0
8220 SE 2.8
8222 3.0 95
8220 2.8
8218 2.6
8216 2.4
8214 2.2
8212 2.0
8218 HE 2.6 68
8216 HE 2.4
8214 HE 2.2
8212 HE 2.0
8210 EE 1.8 45

K10 世代

編集
Budapest/Barcelona

2007年9月発表[17]。初めての K10アーキテクチャ 採用のOpteronでネイティブ クアッドコアのCPUである。発売直後にステッピング A および 2 の Barcelona は問題があったため出荷中止となった。2008年にステッピング 3 のもの販売再開となった。モデルナンバーは変更されていない。Budapest は1ソケットの 13xx シリーズ、Barcelona は最大2ソケットの 23xx シリーズ、最大8ソケットの 83xx シリーズ のコードネームである。ハードウェア仮想化拡張技術 AMD Virtualization に Rapid Virtualization Indexing(AMD-RVI)とSSE4a、ABMが追加された[18]。

Budapest
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
1356 4 (4) 2.3 2 2 95 DDR2-800 2000
1354 2.2
1352 2.1 1800
Barcelona
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
2360 SE 4 (4) 2.5 2 2 119 DDR2-667 1000
2358 SE 2.4
2356 2.3 95
2354 2.2
2352 2.1
2350 2.0
2347 1.9
2350 HE 2.0 79
2347 HE 1.9
2346 HE 1.8
2344 HE 1.7
Barcelona
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
8360 SE 4 (4) 2.5 2 2 119 DDR2-667 1000
8358 SE 2.4
8356 2.3 95
8354 2.2
8352 2.1
8350 2.0
8347 1.9
8350 HE 2.0 79
8347 HE 1.9
8346 HE 1.8
Suzuka/Shanghai

2008年11月発表[19]。45nmにシュリンクされ、L3キャッシュが増量されており、またSmart Fetchによるアイドル時の消費電力が低下している。Suzuka は1ソケットのシステムでDDR3メモリに対応しSocket AM3に変更された 13xx シリーズ、Shanghai は最大2ソケットの 23xx シリーズ、最大8ソケットの 83xx シリーズのコードネームである。

Suzuka
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
1389 4 (4) 2.9 2 6 115 DDR3-1333
DDR2-1066 		2200
1385 2.7
1381 2.5
Suzuka
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
13QS HE 4 (4) 2.4 2 6 71 DDR2-800 2000
13KS EE 2.0 50
Shanghai
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
2393 SE 4 (4) 3.1 2 6 137 DDR2-800 2200
2386 SE 2.8 2000
2389 2.9 115 2200
2387 2.8
23VS 2000
2384 2.7
2382 2.6
2380 2.5
2378 2.4
2376 2.3
2381 HE 2.5 79
2379 HE 2.4
2376 HE 2.3
2374 HE 2.2
2372 HE 2.1
23QS HE 2.4 71
2377 EE 2.3 60
2373 EE 2.1
23KS EE 2.0 50
Shanghai
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
8393 SE 4 (4) 3.1 2 6 137 DDR2-800 2200
8386 SE 2.8 2000
8389 2.9 115 2200
8387 2.8
83VS 2000
8384 2.7
8382 2.6
8380 2.5
8378 2.4
8381 HE 2.5 79
8379 HE 2.4
8376 HE 2.3
8374 HE 2.2
83QS HE 2.4 71
Istanbul

2009年6月発表[20]。ネイティブ6コアを持つOpteronであり、新たにHT Assist (HyperTransport Assist) が追加された。これはL3キャッシュ1MBを使用してCPU間でのキャッシュのプローブトラフィックを軽減し、データベース処理等を高速化する機能である。モデルナンバーは24xx、84xxとなった。製造はAMDから分社化したGLOBALFOUNDRIESが担当している。

Istanbul
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
2439 SE 6 (6) 2.8 3 6 137 DDR2-800 2400
2435 2.6 115
2431 2.4
2427 2.2
2419 1.8
2425 HE 2.1 79
2423 HE 2.0
2419 EE 1.8 60
Istanbul
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
8439 SE 6 (6) 2.8 3 6 137 DDR2-800 2400
8435 2.6 115
8431 2.4
8423 2.0
8419 1.8
8425 HE 2.1 79
8419 EE 1.8 60
Lisbon

2010年6月発表[21]。ShanghaiもしくはIstanbulベースの4/6コアのダイが搭載されており、主な違いはソケットにSocket C32を採用しDDR3メモリに対応したことになる[22]。モデルナンバーは41xx。4コアまたは6コアを持ち、最大2ソケットまでに対応する。メモリはDDR3-1333までのデュアルチャネルをサポートしている。HyperTransportは末尾 EE が2.0GT/sec、それ以外が 6.40 GT/sec。

Lisbon
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
4184 6 (6) 2.8 3 6 95 DDR3-1333 3200
4180 2.6
4176 HE 2.4 65
4174 HE 2.3
41KX HE 2.2
4170 HE 2.1
4171 HE 50
41GL EE 1.8 40
4164 EE 35
4162 EE 1.7
4133 4 (4) 2.8 2 95
4130 2.6
4122 2.2
4105 1.2
41QS HE 2.5 65
41LE HE 2.3
Magny-Cours

2010年3月発表[23]。ShanghaiもしくはIstanbulベースの4/6コアのダイ2つを一つのパッケージに封入し構成されている[24]。ソケットは後に出るコードネーム Bulldozer にも対応したSocket G34を採用。モデルナンバーはそれまでの千の桁が対応ソケット数を示す規則から変わり61xx。2ソケットまたは4ソケットに対応し、1パッケージあたり8個または12個のコアを持つ。この世代から8ソケットへの対応は廃止された。HyperTransportのリンク数が従来の3本から4本(1本がチップセットへ、3本が他のCPUへ)へと増加し4ソケット環境ですべてのCPU同士を直接HTで繋ぐことが出来るようになった[25]。リンクスピードは、6.4GT/sec。またHT Assistも更新され、L3 2MBを使用する。メモリコントローラーはクアッドチャネルのDDR3-1333まで対応する。省電力機能としてC1Eステートへ対応した他、AMD CoolSpeed technologyと呼ばれる限界温度を超えた際にPステートを自動的に下げる機能を新たに加えた。

Magny-Cours
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
6180 SE 12 (12) 2.5 6 12 140 DDR3-1333 3200
6176 SE 2.3
6176 115
6174 2.2
6172 2.1
6168 1.9
6166 HE 1.8 85
6164 HE 1.7
6140 8 (8) 2.6 4 115
6136 2.4
6134 2.3
61QS
6128 2.0
61KS
6132 HE 2.2 85
6128 HE 2.0
6124 HE 1.8

Bulldozer 世代

編集
Zurich/Valencia/Interlagos

2011年11月発表[26]。Bulldozer マイクロアーキテクチャを採用している。3Dnow!がサポートされなくなり、SSE4.x、AVXがサポートされるようになった。Zurich はモデルナンバー 32xx、メモリはDDR3-1866のデュアルチャネルをサポートし最大1ソケットで形状は AM3+ 、Valencia はモデルナンバー 42xx、メモリはDDR3-1600のデュアルチャネルをサポートし最大2ソケットに対応し形状は C32、Interlagos はデュアルダイでパッケージが構成されモデルナンバーは 62xx メモリはDDR3-1600のクアッドチャネルをサポート最大4ソケットに対応しソケット形状は G34 を採用している。

Zurich
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
モジュール数
（スレッド数） 		クロック (GHz) キャッシュ (MB)
定格 ターボ L2 L3
3280 4 (8) 2.4 3.5 8 8 65 DDR3-1866 2600
3260 HE 2 (4) 2.7 3.7 4 4 45
3250 HE 2.5 3.5
Valencia
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
モジュール数
（スレッド数） 		クロック (GHz) キャッシュ (MB)
定格 ターボ L2 L3
4284 4 (8) 3.0 3.7 8 8 95 DDR3-1600 3200
4280 2.8 3.5
4276 HE 2.6 3.6 65
4274 HE 2.5 3.5
42MX HE 2.2 3.3
4256 EE 1.6 2.8 35
4240 3 (6) 3.4 3.8 6 95
4238 3.3 3.7
4234 3.1 3.5
4226 2.7 3.1
4230 HE 2.9 3.7 65
4228 HE 2.8 3.6
42DX EE 2 (4) 2.2 3.3 4 40
Interlagos
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
モジュール数
（スレッド数） 		クロック (GHz) キャッシュ (MB)
定格 ターボ L2 L3
6291 SE 8 (16) 3.0 4.0 16 16 140 DDR3-1600 3200
6287 SE 2.8 3.5
6284 SE 2.7 3.4
6282 SE 2.6 3.3
6278 2.4 115
6276 2.3 3.2
6275
6274 2.2 3.1
6272 2.1 3.0
6262 HE 1.6 2.9 85
6238 6 (12) 2.6 3.2 12 115
6234 2.4 3.0
6230 HE 2.2 3.1 85
6220 4 (8) 3.0 3.6 8 115
6212 2.6 3.2
6204 2 (4) 3.3 N/A 4

Piledriver 世代

編集
Delhi/Seoul/Abu Dhabi

2012年11月発表[27]。Piledriver マイクロアーキテクチャを採用している。Delhi はモデルナンバー 32xx、メモリはDDR3-1866のデュアルチャネルをサポートし最大1ソケットで形状は AM3+ 、Seoul はモデルナンバー 42xx、メモリはDDR3-1866のデュアルチャネルをサポートし最大2ソケットに対応し形状は C32、Abu Dhabi はデュアルダイでパッケージが構成されモデルナンバーは 62xx メモリはDDR3-1600のクアッドチャネルをサポート最大4ソケットに対応しソケット形状は G34 を採用している。2014年1月に"Abu Dhabi"の省エネ改良版である"Warsaw"が発表された[28]。

Delhi
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
モジュール数
（スレッド数） 		クロック (GHz) キャッシュ (MB)
定格 ターボ L2 L3
3380 4 (8) 2.6 3.6 8 8 65 DDR3-1866 2600
3365 2.3 3.3
3350 HE 2 (4) 2.8 3.8 4 45
3320 EE 1.9 2.5 25
Seoul
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
モジュール数
（スレッド数） 		クロック (GHz) キャッシュ (MB)
定格 ターボ L2 L3
4386 4 (8) 3.1 3.8 8 8 95 DDR3-1866 3200
43GK HE 2.6 3.6 65
4376 HE
4365 EE 2.0 2.8 40
4340 3 (6) 3.5 3.8 6 95
4334 3.1 3.5
4332 HE 3.0 3.7 65
43CX EE 2 (4) 2.2 3.0 4 35
4310 EE
Abu Dhabi
型番 CPU TDP
(W) 		対応メモリ HT
(MHz)
モジュール数
（スレッド数） 		クロック (GHz) キャッシュ (MB)
定格 ターボ L2 L3
6386 SE 8 (16) 2.8 3.5 16 16 140 DDR3-1600 3200
6380 2.5 3.4 115
6378 2.4 3.3
6376 2.3 3.2
6370P 2.0 2.5 99
6366 EE 1.8 3.1 85
6348 6 (12) 2.8 3.4 12 115
6344 2.6 3.2
6338P 2.3 2.8 99
6328 4 (8) 3.2 3.8 8 115
6320 2.8 3.3
6308 2 (4) 3.5 N/A 4

Excavator 世代

編集
Toronto

2017年6月発表。Excavatorマイクロアーキテクチャを採用したAPU兼SoC。ソケット形状はBGAのSP4で1ソケットのみの構成。製造プロセスにSOIが利用されずバルクプロセスになった。AVX2がサポートされた。

Toronto
型番 CPU GPU TDP
(W) 		対応メモリ
モジュール数
（スレッド数） 		クロック (GHz) L2キャッシュ
(MB) 		ブランド SP数 クロック
(MHz)
定格 ターボ
X3421 2 (4) 2.1 3.4 2 R7 512 800 15 DDR4-2400
X3418 1.8 3.2 R6 384
X3216 1 (2) 1.6 3.0 1 R5 256 DDR4-1600

Jaguar 世代

編集
Kyoto

2013年5月発表[29]。Jaguarアーキテクチャベースで、Opteronシリーズとして初めてGPU機能を統合するAPUであり、チップセット機能も統合した初のSoCでもあった。Socket FT3採用で1ソケットのみ対応。

Kyoto
型番 CPU GPU TDP
(W) 		対応メモリ
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB) 		型番 SP数 クロック (MHz)
定格 ターボ
X2150 4 (4) 1.9 2 HD 8400 128 266 600 22 DDR3-1600
X1150 2.0 N/A 17

Puma 世代

編集
Steppe Eagle

2016年9月発表。

Steppe Eagle
型番 CPU GPU TDP
(W) 		対応メモリ
コア数
（スレッド数） 		クロック
(GHz) 		L2キャッシュ
(MB) 		ブランド SP数 クロック (MHz)
定格 ターボ
X2170 4 (4) 2.4 2 R5 128 655 800 25 DDR3-1866

ARMv8系列

編集
Seattle

2016年1月発表[30]。8つのARM Cortex-A57コアとDDR3-1600もしくはDDR4-1866までのデュアルチャンネルのメモリコントローラと2つの10GBASE-KR Ethernet、8つのSATA 6Gbps、8レーンのPCI Express Gen 3などのI/Oを集積したSoC。ソケット形状はBGAのSP1で1ソケットのみの構成。

  • 製造プロセス - 28nm (GLOBALFOUNDRIES)
Seattle
型番 CPU TDP
(W) 		対応メモリ
コア数
（スレッド数） 		クロック
(GHz) 		キャッシュ (MB)
L2 L3
A1170 8 (8) 2.0 4 8 32 DDR4-1866
DDR3-1600
A1150 1.7
A1120 4 (4) 2 25

脚注

編集
[脚注の使い方]
  1. ^ a b “米AMD、64bitプロセッサ「Opteron」正式発表～第一弾はデュアルプロセッサ用3機種”. 2025年2月1日閲覧。
  2. ^ “AMD Opteron™ Aシリーズ・プロセッサー”. Advanced Micro Devices, Inc. 2015年11月17日閲覧。
  3. ^ “AMD Opteron™ Xプロセッサー”. Advanced Micro Devices, Inc. 2015年11月17日閲覧。
  4. ^ ただし、Athlon 64系でも上位のFXシリーズは当初Socket 940対応であり、後に発表されたAthlon 64 FX-7xはSocket F対応でQuad FXを用いたデュアルプロセッサ構成が前提となっている。
  5. ^ 後にPC3200規格へも対応した。
  6. ^ 物理的なソケット形状を全面的に変更したマルチプロセッサ対応モデルのSocket Fだけでなく、ソケット形状が従来のものに近いユニプロセッサ対応モデルのSocket AM2においても電気的な仕様の改変が大きいため、ピン配列を意図的に変更することで従来のSocket 939対応製品との互換性を排除している。
  7. ^ Microsoft社内ではWindows NTの生みの親であるデヴィッド・カトラーが開発段階よりAMD64を強く支持したとされる。
  8. ^ Intelはこのアーキテクチャを当初EM64Tと名づけ、その後Intel 64と改称している。
  9. ^ November 2003 TOP500 Supercomputing Sites
  10. ^ Highlights - November 2003 TOP500 Supercomputing Sites
  11. ^ Highlights - November 2006 TOP500 Supercomputing Sites
  12. ^ “Athlon 64 processor - The Tech Report”. 2019年10月7日閲覧。
  13. ^ “AMD、Opteronにx52シリーズを追加～SSE3対応の新コアを採用”. 2025年2月1日閲覧。
  14. ^ “AMD、デュアルコアOpteronとAthlon 64 X2発表”. 2025年2月1日閲覧。
  15. ^ “AMD's dual core Opteron & Athlon 64 X2 - Server/Desktop Performance Preview”. 2019年10月7日閲覧。
  16. ^ “AMD、DDR2/仮想化技術対応の新Opteron”. 2025年2月1日閲覧。
  17. ^ “AMD、BarcelonaことQuad-Core Opteronを正式発表”. 2025年2月1日閲覧。
  18. ^ “AMDがクアッドコア「Barcelona」の詳細を明らかに”. 2019年10月8日閲覧。
  19. ^ “AMD、45nmプロセスを初採用したShanghaiコアOpteron～6MB L3を搭載、DDR2-800対応”. 2025年2月1日閲覧。
  20. ^ “AMD、6コアのOpteron 2400/8400シリーズ”. 2025年2月1日閲覧。
  21. ^ “AMD、99ドルからの1way/2way用CPU「Opteron 4100」シリーズ”. 2025年2月1日閲覧。
  22. ^ ASCII.jp：新プラットフォームは13年？ AMDサーバーCPUロードマップ
  23. ^ “AMD、最大12コアを内蔵したMagny-CoursことOpteron 6100シリーズ”. 2025年2月1日閲覧。
  24. ^ Magny-Coursとは何か? 「AMD Opteron 6000シリーズ」の概要と考察 (1) CPUパッケージ | マイナビニュース
  25. ^ AMD、最大12コア搭載の4P対応「Opteron 6100」シリーズ発表 (1/2) - ITmedia +D PC USER
  26. ^ “AMD、最大16コアの「Opteron 6200」シリーズを出荷開始”. 2025年2月1日閲覧。
  27. ^ “AMD、Piledriverベースの「Opteron 6300」シリーズ”. 2025年2月1日閲覧。
  28. ^ “AMD、サーバ向けCPU「Opteron 6300」に12コア/16コア搭載モデルを追加”. 2025年2月1日閲覧。
  29. ^ “AMD、初のSoC型/GPU内蔵サーバー向けプロセッサ「Opteron X2150」”. 2025年2月1日閲覧。
  30. ^ “AMD、Cortex-A57を8コア内蔵した「Opteron A1100」を正式発表”. 2025年2月1日閲覧。

関連項目

編集

外部リンク

編集
 

この項目は、コンピュータに関連した書きかけの項目です。この項目を加筆・訂正などしてくださる協力者を求めています（PJ:コンピュータ/P:コンピュータ）。

「https://ja.wikipedia.org/w/index.php?title=Opteron&oldid=103726497」から取得