SyNAPSEは、電子ニューロモーフィック・マシン技術の開発を目的としたDARPAプログラムであり、哺乳類の脳に似た形状、機能、アーキテクチャを備えた新しい種類のコグニティブ・コンピュータを構築する試みである。このような人工脳英語版は、ニューロンとシナプスの総数およびそれらの接続性の観点から、神経システムのサイズに応じて知能が拡張されるロボットに使用されるであろう。

開発されたSynNAPSEチップの4×4アレイを備えた回路基板。各チップは100万個の電子「ニューロン」と、2億5600万個のニューロン間 – 電子シナプスを持つ。28nmプロセス技術に基づいて構築された、54億個のトランジスタ・チップは、2014年現在でこれまでに製造されたチップの中で最も多くのトランジスタ数英語版を備えている。

SyNAPSEは、Systems of Neuromorphic Adaptive Plastic Scalable Electronics を表すバクロニムである。この名前は生物学的ニューロン間 – 接合部であるシナプスを暗示する。このプログラムは、HRLラボラトリーズ英語版(HRL)、ヒューレット・パッカードIBMリサーチによって実施されている。2008年11月、IBMとその協力者はDARPAから490万ドルの資金を獲得する一方、HRLとその協力者はDARPAから590万ドルの資金を獲得した。プロジェクトの次の段階では、DARPAがIBMの取り組みにさらに1610万ドルを追加した一方、HRLはさらに1070万ドルを受け取った。2011年に、DARPAはIBMプロジェクトにさらに2100万ドルを追加し[1]、さらに 1790万ドルがHRLプロジェクトに追加された[2]。IBMのSyNAPSEチームはIBMコグニティブ・コンピューティング・イニシアチブのマネージャーである、ダルメンドラ・モダ英語版によって率いられている。HRLのSyNAPSEチームはHRL神経創発システムセンターのマネージャーである、ナラヤン・スリニバサ英語版によって率いられている[3]

SyNAPSEプログラムの初期段階では、生物学的システムで見られるものと同様の方法(ヘビアン学習英語版)で2つのニューロン間の接続強度を適応させることができるナノメートル・スケールの電子シナプス・コンポーネントが開発された、そしてシステム全体のアーキテクチャをサポートする中核マイクロ回路におけるこれらのシナプス的コンポーネントの有用性をシミュレートした。

継続的な取り組みは、マイクロ回路開発、製造プロセス開発、シングルチップシステム開発、マルチチップシステム開発の段階を通じてハードウェア開発に焦点を当てる。これらのハードウェア開発をサポートするために、本プログラムはアーキテクチャと設計ツールの能力、設計者とハードウェア製造後の検証用に情報を与えるためのニューロモーフィック電子システムの超大規模コンピュータ・シミュレーション、そしてシミュレートされたモノと実物のニューロモーフィックシステムをトレーニングおよびテストするための仮想環境をどんどん開発することを求めている。

公開された製品のハイライト 編集

  • クロックレス動作英語版(イベント駆動)、リアルタイム動作時の消費電力は70mW、電力密度は20mW/cm²[4]
  • 54億個のトランジスタが、サムスンの28nmプロセス技術で製造される
  • 100万個のニューロンと2億5600万個のシナプスが2Dアレイによって4096個のニューロシナプスコアにネットワーク化され、すべてプログラム可能
  • 各コアモジュールはメモリ、計算、通信を統合し、イベント駆動型、並列型、フォールトトレラント方式で動作する。

参加者 編集

以下の人々および機関がDARPA SyNAPSEプログラムに参加している[5]:

ダルメンドラ・モダ英語版率いるIBMチームは

ナラヤン・スリニバサ英語版率いるHRLチームは

関連項目 編集

  • TrueNorthは(2014年半ばにお披露目された)IBM製チップであり、(ハードウェアとしては)54億個のトランジスタと4096個のニューロ・シナプス・コアを搭載し;(ソフトウェア側からは)100万個のニューロンと2億5600万個のシナプスと認識される。
  • コンピュテーショナルRAMは、フォン・ノイマン・ボトルネックをバイパス(回避)するもう1つのアプローチである。

脚注 編集

外部リンク 編集

以下全部英語